数字电路与逻辑设计教程-第2章

第2章逻辑门电路2.1半导体器件的开关特性2.2双极型逻辑门电路2.3单极型逻辑门电路本章小结2.1半导体器件的开关特性在电子电路中，用高、低电平分别表示逻辑值的1和0两种状态，获得输出高、低电平的原理可由图2-1表示。当开关S断开时，输出电压U0为高电平;而开关S接通以后输出便为低电平。开关S是用晶体二极管或三极管组成的。只要能通过输人信号Ui控制二极管或三极管，使其工作在截止和导通两个状态，它们就可以起到图2-1中开关S的作用。如果用高电平表示逻辑1，用低电平表示逻辑0，则这种表示方法为正逻辑，如图2-2(a)所示。反之，若以输出的高电平表示0，而以低电平表示1，则称为负逻辑，如图2-2(b)所示。除非特别说明，否则本书一律采用正逻辑。下一页返回2.1半导体器件的开关特性2.1.1二极管的开关特性由于半导体二极管具有单向导电性，即外加正向电压时导通，外加反向电压时截止，所以它相当于一个受外加电压极性控制的开关。用它取代图2-1中的S，可以得到图2-3所示的开关电路。假定输入信号的高电平UIH=UCC=10V，低电平UIL=0V，并假定二极管VD为理想开关元件，即正向导通电阻为0Ω，反向电阻为无穷大，则当UI=UIH时，VD截止，U0=UOH=UCC，而当Ui=UIL=0V时，VD导通，U0=UOL=0V。因此，可以用高、低电平控制二极管的开关状态，并在输出端得到相应的高、低电平输出信号。上一页下一页返回2.1半导体器件的开关特性然而在分析各种实际的二极管电路时发现，二极管的特性不是理想的开关特性，存在几个差别:半导体二极管的反向电阻不是无穷大，正向电阻也不是。;电压和电流是非线性的;还存在PN结表面的漏电阻和半导体的体电阻等。所以不是任何时候都满足上面对二极管特性所作的假定。图2-4给出厂二极管3种近似的伏安特性曲线和对应的等效电路。当外电路的等效电源UCC和等效电阻RL都很小时，二极管的正向导通压降和正向电阻都不能忽略，这时可以用图2-4(a)中的折线作为二极管的近似特性曲线，并得到相应的等效电路。上一页下一页返回2.1半导体器件的开关特性当二极管的正向导通压降和外加电源电压相比不能忽略，而与外接电阻相比二极管的正向电阻可以忽略时，可采用图2-4(b)所示的近似特性曲线和等效电路。当加到二极管两端的电压小于UON时，流过二极管的电流近似看做0mA。当外加电压大于UON以后，二极管导通，而且电流增加时二极管两端的电压基本不变，仍等于UON。下面将要讨论到的开关电路中，多数符合这种工作条件(即外加电源电压较低而外接电阻较大)，因此经常使用这种方法。当二极管的正向导通压降和正向电阻与外加电源电压和外接电阻相比均可忽略时，可以把二极管看做理想开关，用图2-4(c)中与坐标重合的折线近似代替二极管的伏安特性曲线。上一页下一页返回2.1半导体器件的开关特性2.1.2三极管的开关特性在数字电路中，晶体三极管和二极管一样也常作开关使用。在模拟电路中已介绍了三极管的伏安曲线可分为3个工作区域:放大区、截止区和饱和区。对应这3个工作区域，三极管具有放大、截止和饱和三种工作状态。在模拟电路中，三极管主要工作于放大状态;在数字电路中，三极管作为开关元件，主要工作于截止和饱和这两种状态，而放大状态只是三极管从一种稳定状态向另一种稳定状态转换的过渡状态。要求三极管要有良好的稳定开关特性，接通(饱和状态)和断开(截止状态)特性，以及良好的瞬态开关特性(经过放大区)。图2-5给出了NPN型硅三极管的开关等效电路。上一页下一页返回2.1半导体器件的开关特性当输入电平是负值即UBE<时，其发射极反向偏置，UBC<0，集电极也反向偏置，三极管截止。这时只有少数载流子形成极小的漂移电流，若将它们忽略，基极电流IB≈0，集电极电流IC≈0,由于集电极电阻RC上无压降，输出电压UCE=UCC。此时，C-E结电阻很大，相当于开关断开。这种状态称为三极管的截止状态，也称为“关态”。即使输入电压Ui>0，但只要不超过死区电压Ur，三极管仍然处于截止状态。如果输入电压Ui升高，使Ui>0.5V(锗管0.2V),即超过死区电压Ur，三极管处于放大状态。此时基极电流IB>0，集电极电流IC=βIB

，C-E导通电阻相当于一个受IB控制的电流源的内阻。三极管导通后，发射结正向压降钳位UBE=0.7V(锗管0.3V，输出电压UCE=UCC-ICRC，其值大于UBE，因此放大状态下的集电结始终反向偏置。上一页下一页返回2.1半导体器件的开关特性

上一页下一页返回2.1半导体器件的开关特性2.1.3MOS管的开关特性MOS管具有集成度高、输入阻抗高、功耗低、工艺简单和没有电荷存储效应等优点，在数字电路中具有后来者居上的地位。其主要缺点是工作速度稍慢。与NPN半导体三极管类似，MOS管的伏安特性曲线可以分为3个工作区域:非饱和区(可变电阻区)、截止区和饱和区(恒流区)。图2-6给出了NMOS增强管的开关等效电路。开启电压UT是MOS管的一个重要参数。当栅一源电压UGS<UT时，尽管漏一源电压UDS>0，但由于漏一源间导电沟道尚未形成，因此漏极电流ID=0A,输出电压UDS=UDD。此时MOS管处于高阻状态，也即“关态”。上一页下一页返回2.1半导体器件的开关特性

上一页返回2.2双极型逻辑门电路用来实现“与”“或”“非”基本逻辑运算的3种基本逻辑电路分别称为“与门”“或门”和“非门”。它们是数字电路中3种最基本的逻辑门电路。下一页返回2.2双极型逻辑门电路2.2.1与门、或门和非门1.与门实现“与”逻辑功能的电路称为与门。与门有两个以上输入端和一个输出端。图2-7所示为一个由二极管构成的与门电路。图中A,B为与门输入端，F为与门输出端。(1)如果UA=UB=+3V，都为高电平，则二极管VD1和VD2都导通，设二极管的正向导通压降为UD=0.7V，则UF=UA+UD=3+0.7=3.7V，输出为高电平。(2)如果A和B中有一个处于高电平，另一个处于低电平，设UA=3V,UB=0V，二极管VD2导通，使F点UF=UB+UD2=0.7V，二极管VD1截止，输出为低电平。同理，UA=-0V,UB=+3V时，VD1导通，VD2截止，输出也为低电平。(3)如果UA=UB=0V，都为低电平，则二极管VD1和VD2都导通，UF=UD=0.7V，输出为低电平。上一页下一页返回2.2双极型逻辑门电路该电路输入A,B和输出F的电压取值关系见表2-1。如果用逻辑“1”表示高电平，逻辑“0”表示低电平，该电路输入和输出之间的逻辑取值关系见表2-2，与门的逻辑表达式为:F=A·B与门电路的逻辑符号如图2-8所示。上一页下一页返回2.2双极型逻辑门电路2.或门实现个输出端输入端，“或”功能的逻辑电路称为或门。或门有两个或两个以上输入端和一个输出端。图2-9所示是一个由二极管构成的或门电路，图中A和B为或门的F为或门输出端。(1)如果UA=UB=+3V，都为高电平，则二极管VD1和VD2都导通，则UF=UA+UD=3-0.7=2.3(V)，输出为高电平。(2)如果A和B中有一个处于高电平，另一个处于低电平，设UA=3V,UB=0V，二极管VD2导通，使F点UF=Ua-UD=3-0.7=2.3(V)，二极管VD2截止，输出为高电平。同理，UA=-0V,UB=+3V时，VD2导通，VD1截止，输出也为高电平。(3)如果UA=UB=0V，都为低电平，则二极管VD1和VD2都导通，UF=UA-UD=0-0.7=-0.7V，输出为低电平。上一页下一页返回2.2双极型逻辑门电路该电路输入A,B和输出F的电压取值关系见表2-3。如果用逻辑“1"表示高电平，逻辑“0"表示低电平，该电路输入和输出之间的逻辑关系见真值表2-4，或门的逻辑表达式为:F=A+B或门电路的逻辑符号如图2-10所示。上一页下一页返回2.2双极型逻辑门电路3.非门能实现“非”逻辑功能的电路称为非门，有时也称为反相器或倒相器，图2-11所示是一个用双极型三极管构成的非门电路，该电路有一个输入端A，一个输出端F。负电源UBB的作用是保证输入信号Ui为低电平时三极管可靠截止。(1)当接低电平UA=0V时，由电路知基一射极电压UBE<0，三极管VT发射集处于反偏，所以三极管截止，输出高电平UF=5V。(2)当接高电平UA=+3V时，此时基一射极电压UBE>0.7V，使三极管VT的基极电流IB>IBS(深度饱和时的基极电流)而饱和导通，输出低电平，UF=UCES=0.3V。上一页下一页返回2.2双极型逻辑门电路该电路输入A与F的逻辑关系是逻辑非，其真值表见表2-5。非门的逻辑表达式为:F=

A非门的逻辑符号如图2-12所示。上一页下一页返回2.2双极型逻辑门电路2.2.2TTL与非门根据制造工艺和工作机制的不同，集成数字电路分为双极型(两种载流子导电)和单极型(一种载流子)电路两大类。TTL型集成电路是一种双极型单片集成电路。在这种集成电路中，一个逻辑电路的所有元器件连线都制在同一块半导体芯片上。由于这种数字集成电路的输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管一晶体管逻辑电路，简称TTL(TransistorTransistorLigic)电路。TTL集成电路产品有54/74通用系列、54H/74H高速系列、54S/74S肖特基系列和54LS/74LS系列低功耗肖特基系列。上述4种系列的主要差别主要反映在典型门的平均传输延迟时间和平均功耗这两个参数上，其他参数和外引线基本上是彼此兼容的。上一页下一页返回2.2双极型逻辑门电路1.TTL电路组成图2-13(a)所示为TTL与非门的典型电路。该电路由输入级、倒相级、输出级三部分组成。输入级由多发射极三极管VT1和电阻R1构成。它有一个基极、一个集电极和3个发射极，在原理上相当于基极和集电极分别连在一起的3个三极管，其等效电路如图2-13(b)所示。输人信号通过多发射极三极管实现“与”的作用。上一页下一页返回2.2双极型逻辑门电路中间级由三极管VT2和电阻R2、R3组成，这一级又称为倒相级，即在VTR管的集电极和发射极同时输出两个相反的信号，能同时控制输出级的VT、和VTS管工作在截然相反的工作状态。输出级是VT3、VT4、VT5管和电阻R4、R5构成的“推拉式”电路，其中VT3和VT4复合管称为达林顿管。当VT5导通时，VT3和VT4管截止;反之，VT5管截止时，VT3和VT4管导通。倒相级和输出级等效于逻辑“非”的功能。上一页下一页返回2.2双极型逻辑门电路2.TTL电路的工作原理以图2-13所示的TTL与非门电路为例来讨论其工作原理。1)输入全为高电平(3.6V)时的工作情况电源UCC通过R1和VT1管的集电极向VT:提供基极电流。使VT2饱和，从而进一步使VT5饱和导通，即与非门输出呈“0”电平。此时VT2集电极电压为:此时VT3微导通，VT4管必然截止。VT1管基极电位为:VT1管的发射结电压为:上一页下一页返回2.2双极型逻辑门电路即VT1管处于发射结反偏、集电结正偏的“倒置”放大状态。此时IB2=IC1且很大，使VT2管进人饱和状态;又由于UB5=UE2，IB5也很大，使VT5管进人深度饱和，rce5很小，可允许驭动很大的灌电流负载，随着灌电流的增加VT5的饱和深度缓慢减弱，致使输出电压UOL缓慢上升，输出电压与负载电流基本呈线性关系，如图2-14(a)所示。上一页下一页返回2.2双极型逻辑门电路2)输入有低电平(0.3V)时的工作情况当VT1管发射极中有任一输入为“0"电平(0.3V)时，VT1管处于深度饱和状态，C-E的压降为:此时VT2管基极电位为:因此，VT2和VT5管必然截止。由于VT2管截止使UC2接近价UCC(+5V),可推动VT3和VT4管导通，故输出端F的电平为:上一页下一页返回2.2双极型逻辑门电路其中忽略了VT3管基极电流在R:上的压降，IR4很小也可略去，即与非门输出呈“1"电平(3.6V)。此时，与非门的输出电阻是VT3和VT4复合管射极输出器的输出电阻，也很小，可以驭动拉电流。但拉电流太大，VT3管饱和加深，VT4管电流加大，复合管的β下降，输出电阻上升，从而使输出电平下降，其输出特性如图2-14(b)所示。综上所述，当VT1管发射极中有一输入为“0”时，F端输出为“1”;当VT1管发射极输入全为“1”时，F端输出为“0”，可见该电路输入和输出之间的逻辑关系为“有0出1，全1出0”,即实现了与非功能。其各管的工作情况见表2-6。上一页下一页返回2.2双极型逻辑门电路在使用TTL电路时要注意输入端悬空问题。当VT1管发射极全部悬空时，电源UCC仍然通过电阻R1和VT1的集电极向VT2管提供基极电流，致使VT2和VT5管导通，VT3和VT5管截止，F端输出为“0"。当VT1管发射极中有“0”输入，其余悬空时，则仍由“0”输入的发射极决定，最终VT2和VT5管截止，VT3和VT4管导通，F端输出为“1"。由此可见，TTL电路输入端悬空相当于接“1"电平。上一页下一页返回2.2双极型逻辑门电路3.TTL与非门的传输特性图2-15所示为TTL与非门的传输特性曲线，图中曲线大体分为4段:AB、BC、CD和DE。(1)AB段:Ui<0.6V。输入低电半，VT1保饱和，VT2和VT5截止，VT3微饱和，VT4导通，U0=UOH=3.6V，属于“关”状态，亦即输入低电平、输出高电平状态。(2)BC段:0.6≤Ui≤1.4V。输入超过标准的低电平。这时UC1为0.6~1.4V。因为UB2=UC1，当UB2>0.6V时，VT2开始导通，UC2随UC1的上升而下降，而经VT3和VT4使U0随UC2的下降而下降，出现了BC段U0随U1升高而下降的情况。这一段UB5<0.7V,VT5仍截止。当输出电平下降为0.9UOH

≈3.2V时，所对应的输入电平称为关门电平UOFF，UOFF约为0.8V。上一页下一页返回2.2双极型逻辑门电路(3)CD段:Ui

≈1.4V。当Ui

≈1.4V时，VT2导通电流较大，以至UB5达到0.7V左右，使VT5很快由导通转为饱和，输出幅度明显下降，这一段为电压传输特性的转折区。(4)DE段:Ui>>1.4V。VT5饱和导通，VT4截止，输入电压增加对输出电压影响不大。U0=UOL≈0.35V，属于与非门的开门状态，亦即输入高电平、输出低电平的状态。对应于U0≈0.35V时的最低输入电平称为开门电平UON，UON约为2V。从电压传输特性可以看出，输入低电平，输出就为高电平，此低电平可以有一定范围(如不大于0.6V。输入高电平，输出就为低电平，这里的高电平也有一个范围(如大于1.4V)。在给定高、低电平的条件下，就决定了抗干扰能力。在电压传输特性曲线上可以求出其抗干扰的容限(或称为噪声容限)。上一页下一页返回2.2双极型逻辑门电路4.TTL与非门性能指标1)输出高电平UOH和输出低电平UOL与非门至少一个输入端接低电平时，输出电压的值称为输出高电平UOH。当输出空载时，UOH在3.6V左右;当输出端接有拉电流负载时，UOH将有所降低，UOH(min)=2.4V。与非门所有输入端都接高电平时，输出电压的值称为输出低电平UOL。其大小主要由VT5的饱和深度及外接负载的灌电流决定。当输出空载时，UOL约为0.3V，当输出端接有负载时，UOL将有所升高，UOL=0.4V。原则上输出高、低电平的实际取值范围必须确保能正确标识出逻辑值y;和“0"，以免造成错误的逻辑操作。一般来说，输出高电平与低电平之间的差值越大越好，因为两者相差越大，逻辑值"1”和“0”的区别便越明显，电路工作也就越可靠。上一页下一页返回2.2双极型逻辑门电路2)开门电平UON和关门电平UOFF在额定负载条件下，使输出达到规定的低电平UOL(如0.35V)时输入高电平的最小值称为开门电平UON，典型数值为UON≤2V。在保证输出电压额定高电平UOH(3.6V)的90%时所对应的输入低电平的最大值称为关门电平UOFF，典型数值为UOFF≥0.8V。3)阈值电压UT在输出电压U0由高电平急剧转变到低电平转折区的中点所对应的输入电压U的值叫做阈值电压(又称门槛电压)，用UT表示，UT≈1.4V。上一页下一页返回2.2双极型逻辑门电路4)噪声容限噪声容限是用来说明门电路抗干扰能力的参数。低电平噪声容限:在额定低电平(0.35V)输入时能叠加正向最大噪声(干扰信号)电压，而输出高电平仍不低于额定值3.6V)的90%，即UNL=UOFF­-UIL=0.8-0.35=0.45(V)式中，UIL表示门电路输入的低电平额定值。在实际应用中，门电路是串级连接的，一个门的输出往往是下一级门的输入，因此UIL可认为是门的低电平输出值(约为0.3V)。上一页下一页返回2.2双极型逻辑门电路高电平噪声容限:在额定高电平(3.6V)输入时能叠加负向最大噪声(干扰信号)电压，而输出电平仍维持额定值，即UNH=UIH­-UON=3.6-1.8=1.8(V)同样，式中UIH­表示的输入高电平额定值，也就是前一级的输出高电平(约为3.6V)。很显然，式中UNL和UNH越大，电路的抗干扰能力越强。上一页下一页返回2.2双极型逻辑门电路5)扇入系数N1和扇出系数N0扇入系数是指一个门电路所能允许的输入端个数。一般门电路的N1为1~5个，最多不超过8个。N1是在电路制造时预先安排好的，使用者只需注意对多余端的处理。为了避免干扰，一般不让多余端悬空，而是接到电源正端或者与接有信号的输入端并联使用，如图2-16所示。接到电源正端的好处是可以不增加信号的驱动电流。并联使用的优点是可以提高逻辑上的可靠性，因为并联使用的输入端即使有一个断开，输入和输出之间的逻辑关系也不改变;缺点是要求信号提供的驱动电流要大一些。由于TTL电路输出级的驱动能力比较强，所以当输入信号来自其他TTL电路的输出时，经常采用并联的方法。上一页下一页返回2.2双极型逻辑门电路扇出系数表示与非门输出端最多能接几个同类与非门的个数，它表明了带负载的能力。设额定灌人电流为IL，输入短路电流为IIS，则N0=IL/IIS一般希望N0越大越好，典型的数值为N0>8，功率驱动门的N0可达25上一页下一页返回2.2双极型逻辑门电路6)输入短路电流IIS和输入漏电流IIH当某一输入端接地，其余输入端悬空时，流人接地输入端的电流为输入短路电流IIS，典型数值为IIS≤2.2mA。当某一输入端接高电平，其余输入端接地时，流人接高电平端的电流为输入漏电流，典型的数值为IIH≤70μA。将输入电压与输入电流之间的关系画一曲线，就得到图2-17所示的输入特性曲线，在该曲线上可以找到IIS和IIH。上一页下一页返回2.2双极型逻辑门电路7)平均传输时间tDd信号经过任何门电路都会产生时间上的延迟，这是由器件本身物理特性决定的。平均传输时间是反映电路工作速度的重要指标。当输入电压U1由低电平变为高电平以后，输出电压U0不能立即跟着跳变，而是要经过延迟时间td和一段下降时间tf以后，才由高电平变为低电平。在输入电压U1又从高电平跳变到低电平时，输出电压U0则要经过存储时间ts和上升时间tr之后，才由低电平变为高电平。把输入跳变开始到输出电压下降50%的这一段时间tD1称为下降时延。把输入负跳变到输出电压上升50%的这一段时间tD2称为上升时延，如图2-18所示。上一页下一页返回2.2双极型逻辑门电路在实际测量过程中，输入信号不可能是理想的矩形波，总有一定的上升时间和下降时间，通常tD1取为输出电压下降沿50%处滞后输入电压上升沿50%处的时间间隔，tD2取输出电压上升沿50%处滞后输入电压下降沿50%处的时间间隔，如图2-19所示。平均延迟时间tDd则定义为tD1和tD2的平均值，即tDd=(tD1+tD2)/2显然，平均延迟时间越小，门电路的响应速度越快。一般TTL与非门的平均延迟时间在10~40ns。上一页下一页返回2.2双极型逻辑门电路8)功耗P功耗是指门电路本身在工作时所消耗的电功率，它等于电源电压EC和电源电流IC的乘积，即P=ECIC。门电路电源电压是固定的，而工作时的电流、电压却不是常数，且与电路的工作状态有关，因而门电路的功耗也不是恒定的。一般在输出为低电平时电路内导通的管子多，电流大，这时的功耗大;而当输出为高电平时，电路内管子大都截止，电流小，这时功耗也小。此外门电路的功耗还与其所带的负载有关。测与非门功耗时，将所有输入端接高电平或全部开路，输出空载，从电流表读出总电流IC再与EC相乘即得与非门的空载导通功耗。一般TTL与非门空载时通功耗P≤50mW。而输入端接低电平，输出高电平时的功耗为空载截止功耗，产品说明书中一般只给出空载导通功耗。上一页下一页返回2.2双极型逻辑门电路5.常用TTL门电路芯片除了与非门外，TTL门电路还有与门、或门、非门、或非门、与或非门、异或门等多种不同功能的产品。下面介绍几种常用的TTL门电路芯片。1)非门常用的TTL非门电路TTL7404由6个反相器芯片组成。图2-20所示为芯片的引脚图。图中+UCC为电源引脚，GND为接地引脚。2)或非门电路每个或非门电路可实现或非运算，即具有“有1出0，全0出1”的正逻辑功能。常用的TTL或非门集成芯片有TTL7402，集成块内部有4个二输入端的或非门，其引脚图如图2-21所示。上一页下一页返回2.2双极型逻辑门电路3)与非门电路常用的与非门电路芯片有7400和7420等。7400由4个二输入与非门构成，其引脚排列如图2-22(a)所示。7420由两个四输入与非门构成，其引脚排列如图2-22(b)所示。4)与或非门电路常用的TTL与或非门集成芯片中，7451是一个双2x2与或非门，它的引脚排列如图2-23所示。5)异或门异或门具有:“输入相同，输出为0;输入不同，输出为1”的逻辑功能。常见的TTL或非门集成芯片有7486，芯片内部有四个异或门，它的引脚排列如图2-24所示。上一页下一页返回2.2双极型逻辑门电路2.2.3其他类型TTL门在实际的数字电路中，需要实现的逻辑功能往往是多种多样的。TTL门电路的系列产品中除了上面介绍的几种外。还有两种特殊的TTL门，即OC门和三态门。从分析TTL门电路的结构和原理可以看出，使用TTL器件时应注意两点。上一页下一页返回2.2双极型逻辑门电路(1)输出端不允许长久接地或与电源短接。图2-25(a)所示电路中，当输出端与地短路时，若电路输入使VT4和VD导通，VT5截止，则会有一个大电流长时间流过VT4和VD，使它们过流烧毁;图2-25(b)所示电路，当输出端与电源线相连，若电路输入使VT4和VD截止，VT5饱和导通，也会长时间有电流流过VT5，使它烧毁。因此一般的TTL门电路一定要防止上述的错误连接。(2)两个TTL门的输出端不能直接连接在一起。在图2-26所示电路中，因为当两个门并接时，若一个门输出为高电平，另一个门输出低电平，就会有一个很大的电流从截止门流到导通门，这个电流不仅会使导通门的输出低电平抬高，而且会使它因功耗过大而损坏。所以，一般的TTL门输出端不允许连接在一起。上一页下一页返回2.2双极型逻辑门电路1.集电极开路与非门(OC门)1}电路及逻辑符号图2-27(a)所示是一个OC门(OpenCollectorGate)电路，在此电路中，输出管VT5集电极开路，相当于去掉了一般TTL与非门中的VT3和VT4三极管及电阻R4和R5。在使用时必须外接上拉电阻RD和电源ED。当输入端有“0”电平时，VT1深度饱和，VT2和VT5均截止，输出端为“1”电平(高电平Eo)o当输入端全为“1”电平时，VT2和VT5均饱和导通，输出端为“0”电平。所以，该电路具有与非逻辑功能。OC门电路符号如图2-27(b),(c)所示。上一页下一页返回2.2双极型逻辑门电路2)OC门的典型应用OC门在计算机中应用很广泛，它可实现“线与”逻辑、逻辑电平的转换及总线传输。下面分别加以说明。(1)实现“线与”逻辑。用导线将两个或两个以上的OC门输出端连接在一起，其总的输出为各个OC门输出的逻辑“与”，这种用导线连接而实现的逻辑与就称作为“线与”(Wire-And，如图2-28(a)所示为两个OC门用导线连接，实现线与逻辑的电路图，其逻辑关系为:F=F1·F2门1输出F1和门2输出F2的输出表达式分别为:上一页下一页返回2.2双极型逻辑门电路总输出F为两个OC门单独输出F1和F2的“与”，其输出表达式为:从总输出逻辑关系式可见，OC与非门的“线与”可用来实现输入和输出之间的“与或非”逻辑功能。图2-28(b)所示为OC门用导线连接的等效逻辑电路图，导线的连接相当于一个将两个与非门输出F1和F2相与的与门。上一页下一页返回2.2双极型逻辑门电路(2)实现逻辑电平的转换，可作为接口电路。在数字逻辑系统中，可能会应用到不同逻辑电平的电路，如TTL逻辑电平(UH=3.6V,UL=0.3V)就和后面将要介绍到的CMOS逻辑电平(UH=10V,UL=0V)不同。如果信号在不同逻辑电平的电路之间传输就会不匹配，因此中间必须加上接口电路，OC门就可以用来做这种接口电路。图2-29所示的电路就是用OC与非门作为TTL和CMOS门的电平转换的接口电路，TTL的逻辑高电平UH=3.6V，输入OC门后，经OC门变换的输出低电平UL=0.3V；TTL的逻辑低电平UL=0.3V，输入OC门后，经OC门变换，输出的高电平为外接电源ED电平，即UH=ED=l0V，这就是CMOS所允许的逻辑电平值。上一页下一页返回2.2双极型逻辑门电路OC门除作为电平转换接口外，还可作为感性负载的接口电路，图2-30所示为用TTL和OC门作为继电器线圈的驱动电路。当OC与非门“全高出低”时，线圈L上流过电流，常开触点S闭合;当OC与非门“有低出高”时，线圈L上无电流流过，常开触点S断开。通常数字逻辑电路要外接指示电路，图2-31所示为OC与非门驱动发光二极管VD的接口电路，当OC与非门“全高出低”时，有较大的电流从UCC经电阻R、发光二极管VD到OC门输出端，发光二极管VD导通发亮;当OC与非门“有低出高”时，就不足以使二极管VD发亮的电流流过，发光二极管就会变暗。上一页下一页返回2.2双极型逻辑门电路(3)实现“总线”传输。如果将多个OC与非门按图2-32所示形式连接，当某一个门的选通输入Ei为“1"，其他门的选通皆为“0”时，这个OC门就被选通，它的数据输入信号D就经过此选通门送上总线。为了保证数据传送的可靠性，任何时候只允许一个门被选通，即只允许一个门挂在数据总线上，因为若多个门被选通，则这些OC门的输出会构成“线与”，就会使数据传送出错。上一页下一页返回2.2双极型逻辑门电路2.三态门1)电路及逻辑符号三态门(Three一StateOutputGate)简称TS门，它是一种计算机广泛使用的特殊门电路。它有3种输出状态:高电平UOH、低电平UOL和高阻抗状态。其中UOH和UOL为工作态，高阻抗状态为禁止态。注意:三态门不是具有3个逻辑值。在工作态下，它的输出可为逻辑“1"和逻辑“0";在禁止态下，输出高阻表示输出端悬浮，此时该门电路与其他门电路无关，因此不是一个逻辑值。最简单的三态门电路如图2-33(a)所示，在此电路中，若控制端E/D=0时，VT6三极管截止，VT5,VT6,VD2构成的电路上一页下一页返回2.2双极型逻辑门电路对由VT1,VT2,VT3,VT4,VD1构成的TTL基本与非门无影响，因此输出F=AB,该门电路处于工作态;若控制端E/D=“1”时，VT6饱和导通，UC6≈0.3V，相当于在基本与非门一个输入端加上低电平，因此VT2和VT3管截止，同时管VD2因VT6管饱和而导通，使VT2集电极电位UC2=1V(UC2=UCE6+UD5=0.3V+0.7V=1V)，使VT4和VD1无导通的可能。此时的F处于高阻悬浮状态，这是三态门的禁止态。

三态门的逻辑符号如图2-33(b),(c)所示，E/D控制端有个小圆圈，表示低电平有效，即接“0”电平时处于工作态，接“1”电平时处于禁止态。使用时应注意EN控制端没有小圆圈时表示高电平有效，即接“1”时处于工作态，接“0”时处于禁止态。上一页下一页返回2.2双极型逻辑门电路2)三态门典型应用三态门在数字系统中主要应用于总线传送，它可进行单向数据传送，也可进行双向数据传送。(1)“三态门”构成单向总线。图2-34所示为用三态门构成的单向数据总线。在任何时刻，n个三态门中仅允许其中一个控制输入端E/Di为“0"，而其他门的控制端均为“1"，也就是这个输入为“0”的三态门处于工作状态，其他门均处于高阻态，此门相应的数据Di就被反相送上总线传送出去。若某一时刻同时有两个门的控制端E/D为“0"，也就是两个三态门处于工作态，那么总线传送信息就会出错。单向总线的工作状况可用表2-7进一步说明。上一页下一页返回2.2双极型逻辑门电路(2)“三态门”构成双向总线。图2-35所示为用不同控制输入的三态门构成的双向总线。当控制输入信号E/D为"1”电平时，G1三态门处于工作态，G2三态门处于禁止态，就将数据输入信号Di的非送到了数据总线;当控制输入信号E/D为“0”电平时，G1三态门处于禁止态，G2三态门处于工作态，这时就将数据总线上的信号D的非送到了D2。也就可以通过改变控制信号E/D的状态，总线实现分时的数据双向传送，其逻辑功能可用表2-8进一步说明。上一页返回2.3单极型逻辑门电路MOS集成电路与双极型集成电路的根本区别在于使用厂MOS管作为开关元件。MOS管具有制造工艺简单、功耗低、输入阻抗高、集成度高，以及没有电荷存储效应等优点，在数字集成电路中处于后来者居上的地位。MOS集成电路按照所用管子类型的不同分为NMOS电路、PMOS电路和CMOS电路3种。(1)NMOS电路是由NMOS管构成的集成电路。其工作速度优于PMOS，但制造工艺要复杂一些。(2)PMOS电路是由PMOS管构成的集成电路。其制造工艺简单，问世较早，但是工作速度较低。下一页返回2.3单极型逻辑门电路(3)CMOS电路是由PMOS管和NMOS管构成的互补MOS集成电路，具有静态功耗低、抗干扰能力强、工作稳定性好、开关速度高等优点。这种电路的制造工艺较复杂，但随着生产工艺水平的提高，产品的数量和质量的提高很快，目前得到了广泛应用。以MOS管做开关元件的门电路叫做MOS门电路。MOS门电路的种类很多，这里将介绍典型的MOS反相器、MOS与非门、MOS或非门及CMOS传输门。任何复杂的MOS电路都可以看成是由这几种典型的门电路组成的。上一页下一页返回2.3单极型逻辑门电路2.3.1常见的MOS逻辑门1)电路形式图2-36所示为由NMOS增强型带电阻性负载反相器电路。设NMOS管UF的开启电压UT=4V，导通时漏电阻rDS=l0kΩ。当输入信号A为低电平0V时，UGS<UT，VT管工作在截止区，输出高电平10叭当输入信号A为高电平l0V时，输出F的电压为:上一页下一页返回2.3单极型逻辑门电路为了使它的输出电平接近0V，负载电阻RD的阻值必须很大。但在集成电路中制造大电阻将占用很大的芯片面积，这会使集成度大大下降，因此一般用另一个MOS管来替代大电阻RD，这个作为有源负载的MOS管称为负载管，如图2-37所示。在图2-37所示的电路中，VT1管为工作管，它是NMOS增强型管，它的跨导gm1为100~200S。VT2管也是NMOS增强型管，它的栅极和漏极短接，作为工作管VT,的负载电阻，因此它可称为负载管，一般负载管的跨导gm2为5~15S(注意:工作管和负载管的衬底B均接地)。上一页下一页返回2.3单极型逻辑门电路2)逻辑功能一般NMOS电压UDD≤15V，典型数据为+12V。NMOS增强型管的开启电压UTH为3~5V，一般在单沟道NMOS电路中，UDD取4V进行分析。(1)Ui为低电平(1V)。由于Ui<UTH(VT1)(4V)，因此VT1管截止;而VT2管因UG2=UD2=UDD(+12V)，因此UGS2>UTH(VT2)(4V)，可开启导通。输出电压UOH=UDD-UTH(VT2)=12V-4V=8V，为输出高电平UOH。上一页下一页返回2.3单极型逻辑门电路(2)Ui为高电平(8V)。由于Ui>UTH­(VT1)(4V)，因此VT1管开启导通;而UGS2也可大于UTH(VT2)(4V)，故VT2管也开启导通，则输出电压UOL为:由于VT1管和VT2管的跨导之间具有gm1>>gm2关系，所以VT;和VT:导通后，漏源电阻rDS1<<rDS2，输出电压U0=UOL=1V。3)传输特性典型NMOS增强型负载管反相器的传输特性如图2-38所示。其输出高电平UOH=UDD-UTH=8V。输出低电平UOL=1V。特性曲线Ui≥4V后转折，输出由8V向1V逐渐过渡。上一页下一页返回2.3单极型逻辑门电路4)性能分析(1)抗干扰能力。由电压传输特性曲线可查得关门电平UOFF(图2-38所示为4.5V)及开门电平UON(图2-38所示为5V)，由此可求得NMOS反相器噪声容限如下。输入低电平噪声容限:UNL=UOFF一UIL=4.5V一1V=3.5V;输入高电平噪声容限:UNH=UIH一UON=8V-5V=3V。可见MOS电路抗干扰能力较强，UOFF决定于开启电压UT，若提高UT，就可增大UOFF，从而增大输入低电平时的抗干扰能力。上一页下一页返回2.3单极型逻辑门电路由图2-38又可看出，若增大gm2，传输特性曲线就会如虚线所示进行变化，即使转折区较平坦，输出低电平抬高，也会使开门电平UON增大，UNH减小。由此可见，跨导比gm2/gm1，越小越好，它可使传输特性陡峭，UOL及UON减小，对输入高电平的抗干扰能力提高有较大好处。上一页下一页返回2.3单极型逻辑门电路(2)带负载能力。MOS反相器的负载是下级门的MOS管栅极，由于其输入阻抗很大(输入电阻在1010Ω以上)几乎不取用负载电流，因此，MOS电路负载能力很强。(3)功耗。在输入低电平时，工作管VT1截止，负载管VT2导通，电源提供的电流几乎为零，因此静态功耗为零。而输入高电平时，VT1和VT2都导通，但因gm2很小，即rDS2很大，因此电流较小，功耗也低(毫瓦级)。(4)工作速度。由于负载跨导gm2小，rDS2大，反相器对容性负载充电时间常数大，U0上升慢，使工作速度降低。NMOS反相器多接一个门，就相当于多增加一个电容负载(工作管栅源电容)，因此，增加负载会降低工作速度，考虑到这个因素，gm2取值不能过小，提高抗干扰能力和工作速度的矛盾应综合考虑和平衡。上一页下一页返回2.3单极型逻辑门电路2.NMOS门电路1)与非门图2-39所示为一个NMOS与非门电路，图中VT1和VT2是两个串接的工作管;VT3是负载管，它们均为NMOS增强型管，跨导gm1=gm2>>gm3(1)若A,B输入全为高电平(8V)，则工作管VT1和VT2都因栅一源电压大于它们的开启电压而导通;此时负载管VT3因栅极与漏极短接而使栅极电位为UDD(12V)，它的栅一源电压UGS3>UT3，因此也导通。输出端F的输出电平为:上一页下一页返回2.3单极型逻辑门电路由于工作管的跨导比负载管的跨导大得多(gm1=gm2>>gm3)，因此它们导通后漏一源电阻的关系为:rDS1=rDS2<<rDS2，这就使输出端F的输出电平为低电平。(2)当输入A,B中有低电平时，工作管VT1和VT2中必有管子因栅源电压小于它们的开启电压而截止。输出F与地之间就无通路;此时，负载管VT3因栅极电位为UDD，栅源电压UGS3大于其开启电压UTH3(4V)而导通。输出端F的输出电平为:即输出高电平。由以上分析可知，图2-39所示的电路具有“全高出低、有低出高”的逻辑功能，因此是个正逻辑的与非门，其输入、输出的逻辑关系为:F=A·B上一页下一页返回2.3单极型逻辑门电路由于这种与非门输出的低电平取决于负载管与各工作管导通电阻和之比，工作管串联多了，会使输出低电平抬高。一般工作管的跨导是负载的10倍左右(gm1=gm2=100~200μS，gm3=5~15μS)，所以串联的工作管不宜超过3个，也就是说这种与非门输入变量不应超过3个。上一页下一页返回2.3单极型逻辑门电路2)或非门图2-40所示为一个NMOS或非门电路，并联的VT1和VT2管为工作管;VT:管为栅、漏短接的负载管，它们均为NMOS增强型管，工作管的跨导比负载管大得多(gm1=gm2>>gm3)。(1)若A,B输入有高电平(8V)，则工作管VT1和VT2中就有管子因栅-源电压大于它的开启电压而导通，输出F到地有通路;负载管VT3也因栅极电位为UDD，UGS3可大于U'TH3而导通。因此，输出端F的输出电平UOL为:上一页下一页返回2.3单极型逻辑门电路rDS1、2是指A,B输入有高电平时，输出F到地的等效电阻。若A,B中一个为高电平，则表示一个管子导通的漏源电阻;若A、B均为高电平，则表示两个管子导通漏源电阻并联值。显然rDS3要比rDS1、2大得多，这是因为gm1=gm2>>gm3因此在输入有高电平的条件下，输出端F的输出电平UOL=1V，即为低电平。上一页下一页返回2.3单极型逻辑门电路(2)A,B输入若全为低电平(1V}，则工作管VT1和VT2均因栅一源电压小于它们的开启电压而截止，输出F到地就无通路;负载管VT3则因栅极电位为UDD，UGS3>UTH3而导通。输出端F的输出电平UOL为:UOL=UDD-UTH3=12V-4V=8V，即为高电平。由以上分析可知，图2-40所示电路具有“有高出低、全低出高”的逻辑功能，因此是一个正逻辑的或非门，其输入/输出逻辑关系为:F=A+B上一页下一页返回2.3单极型逻辑门电路或非门输出的低电平取决于工作管导通的漏源电阻并联值与负载管漏源电阻之间的比例关系，工作管数量的增多只会使等效的工作管漏源电阻减小，不会像与非门那样使等效的工作管漏电阻增大，因此就不会使输出低电平抬高。从原则上来说，或非门工作管的数量是不受限制的，即其输入端数量不受限制，这也就是常用NMOS或非门为基本单元的原因。上一页下一页返回2.3单极型逻辑门电路3)与或非门图2-41所示为一个NMOS与或非门电路，图中VT1、VT2和VT3均为工作管，VT4为负载管，它们均为增强型NMOS管。工作管的中跨导都比负载管大很多，它们的衬底B均接地。(1)若输入A和B全高或输入C为高电平，则F输出到地有通路(VT1、VT2通或VT3通)，由于此时VT4是导通的，因此根据跨导比知，F输出为低电平，且接近1V。(2)输入A和B中有低电平且C为低电平时，则F输出到地无通路，而VT4是导通的，F输出为高电平。因此该电路为与或非门，其逻辑表达式为:F=AB+C上一页下一页返回2.3单极型逻辑门电路由上述NMOS门电路可总结出以下规律:工作管相串起“与”的作用;工作管相“并”起“或”的作用。先串后并，就是先“与”后“或”;工作管组和一个负载管串联后，在它们的边接点引出的输出起倒相的作用。根据以上的总结规律，不难推出图2-42所示的电路是一个或与非门，其输入逻辑关系表达式为:F=(A+B)(C+D)上一页下一页返回2.3单极型逻辑门电路3.PMOS反相器及逻辑门在PMOS集成电路中，一般取负逻辑规定:高电平为“0";低电平为“1”1)PMOS反相器PMOS电路如图2-43所示，由图中可见，它与NMOS反相器电路形式基本相同，只是电源电压为-UDD。(约为-12V)，其工作管VT1和负载管VT2均是增强型PMOS管。VT1和VT2的开启电压为:UTH1=UTH2=UTH3=UTH=-4V。工作管的跨导亦比负载管的跨导大10倍以上。图中PMOS管的衬底均接地。将图2-43按负逻辑概念来分析，则-1V为逻辑“0"，-8V为逻辑“1"。上一页下一页返回2.3单极型逻辑门电路当Ui输入为低电平0时(即-1V)，由于工作管VT1源极接地，所以UGS1=-1V,|UGS1|<|UTHP|，因此VT1管截止。负载管VT2的栅极与漏极短接，其栅极电位为-UDD，则|UGS2|>|UTHP|，负载管VT2导通。因此，电路输出电压U0为:按负逻辑规定，U0输出“1”电平。而当Ui输入高电平1时(即-8V),VT1管因UGS1=-8V,|UGS1|>|UTHP|而导通，VT2负载管也同样可导通。因此，电路输出电压U0为:上一页下一页返回2.3单极型逻辑门电路rDS1和rDS2为工作管和负载管导通时的漏源电阻。由于工作管跨导远大于负载管跨导，即gm1>>gm2，因此，rDS1<<rDS2，电路输出电压U0≈1V("0”电平)。由上述分析可知，图2-43是一个PMOS反相器，与图2-37所示的NMOS反相器相比，这两个反相器电路形式相似，若只考虑逻辑值，负电源负逻辑的PMOS反相与正电源正逻辑的NMOS反相器等价。由此可得出:负电源、负逻辑的PMOS门电路与正电源、正逻辑的NMOS门电路若电路形式相似，则逻辑关系可等价。上一页下一页返回2.3单极型逻辑门电路2)各种PMOS门电路图2-44(a),(b),(c)所示分别为负逻辑PMOS与非门、或非门、与或非门的电路。图中所有管子均为增强型PMOS管，且负载管跨导远小于工作管的跨导。由于同样的原因，PMOS与非门串联的工作管不能超过3个，或非门并联的工作管数目不受限制。用NMOS相应电路的分析方法，可推出图2-42中各PMOS门的逻辑功能，只是按负逻辑规定:"0”电平为-1V；"1”电平为-8V(请注意:PMOS电路中，每个MOS管的衬底B均接高电平OV，即地电平)。同样可整理出它们的构图规律如下:工作管相串为“与”;工作管相并为“或”。先串后并即先“与”后“或”;先并后串为先“或”后“与”。工作管组与一个负载管连接点处的输出起倒相作用。上一页下一页返回2.3单极型逻辑门电路若对以上PMOS门电路采用正逻辑规定，即-1V为“1”电平，-8V为"0”电平，则图2-44(a),(b),(c)所示电路分别为正或非门、正与非门及或与非门，它们的逻辑表达式应改为相应正逻辑的F=A+B,F=A·B和F=AB+C。上一页下一页返回2.3单极型逻辑门电路4.CMOS反相器及逻辑门一般的单沟道MOS电路(NMOS,PMOS)都存在以下两个问题。第一，由于负载管一直是导通的，因此当输入信号使工作管导通时，电源与地之间就存在一条通路，具有静态电流，所以电路功耗较大。第二，为保证输出“0”电平接近地电位，负载管跨导必须远远小于工作管跨导，但这又使工作管关闭过程中负载电容CL充电很慢(因此时输出电阻为负载管漏源电阻)，影响了电路的工作速度。互补的集成电路CMOS较好地解决了这两个问题，它一般采用正逻辑规定。上一页下一页返回2.3单极型逻辑门电路1)CMOS反相器图2-45是一个由NMOS管和PMOS管构成的互补MOS反相器电路。工作管VT1是增强型NMOS管，它的衬底B1与源极S1相接并接地(接最低电平);负载管VT2是一个倒放的增强型PMOS管，它的衬底B2与源极S2相接并接电源叽。(接最高电平)。工作管VT1的跨导等于工作管VT2管的跨导，即gm1=gm2它们互相串接，栅极连在一起作反相器的输入端Ui，漏极也连在一起作反相器的输出端U0。VT1源极S1接地，VT2源极S2接电源UDD。电源电压UDD>|UTHP|+UTHN(UTP和UTN分别为VT2和VT1管的开启电压)。在以后的讨论中，CMOS电路开启电压的典型数据取以下数值:UTHP=-3V,UTHN=+3V，而电源电压UDD一般为+10V。上一页下一页返回2.3单极型逻辑门电路当输入为低电平“0"(0V)时，NMOS管VT，的栅源电压UGS1=0V，因此UGS1(0V)<UTHN(3V)，VT1工作管截止;PMOS管VT2的栅源电压UGS2=-10V,|UGS2|(10V)>|UTHP|(3V)，负载管VT2导通，电源电压UDD主要降落在VT1管上，输出电压U0=UDD=10V，为高电平。而输入为高电平“1"(10V)时，NMOS管的栅源电压UGS1=10V，因此，UGS1>UTHN，工作管VT1导通，PMOS管VT2的栅源电压UGS2=0V,|UGS2|(10V}<|UTHP|(3V),因此，负载管截止，电源电压UDD主要降落在VT2管上，输出电压U0=0V，为低电平。由上述分析可见:CMOS反相器有倒相功能。反相器在两个不同静态下，VT,和VT:管中总有一个处于截止状态，因此静态功耗小，只有在状态转换过程中，两管才有可能同时导通，不过作用的时间很短，平均功耗小。一般在高频工作时，才考虑其动态功耗的影响。上一页下一页返回2.3单极型逻辑门电路反相器两个互补MOS管的跨导gm1=gm2，且都较大，因此在两个不同输出状态下，都为负载电容提供了一个低阻抗的快速充、放电回路，使其工作速度较高。典型的CMOS反相器电压传输特性曲线u0=f(ui)如图2-46(a)所示，与此相应的伏安特性曲线i=f(ui)如图2-46(b)所示。图中曲线分5段。(1)A段:0V<ui<UTHN(3V)。VT2导通，VT1截止，U0=UDD=10V,电流i=0A。(2)B段:UTHN<ui<U*附近，VT1和VT2均导通，但rDS1>rDS2，电路中有电流i流动，电流i随ui增大而增大，而u0则随ui增大而减小。上一页下一页返回2.3单极型逻辑门电路(3)C段:在U*(5V)附近，VT1和VT2都导通，电流i较大，输出电压u0有急剧变化，这是因为在此区域VT1和VT2管漏一源电阻有很大变化。(4)D段:U*<ui<UDD+UTHN(7V)，VT1和VT2均导通，rDS1<rDS2，输出电压u0随输入电压ui上升而下降，且数值较小，电流i也随ui上升而下降。(5)E段:ui>UDD+UTHN(7V)，VT2截止，VT1导通，输出电压U0=0V，电流i=0A。上一页下一页返回2.3单极型逻辑门电路2)CMOS门电路在CMOS门电路中，NMOS管和PMOS管也是成对出现，凡属同一对的NMOS和PMOS管，它们的栅极均接在一起，送入同一个输入信号，而它们的漏极不一定接在一起。CMOS门电路中的NMOS管的衬底和PMOS管的衬底B及源极S均接地，PMOS管的衬底B及源极S均接电源UDD。(1)与非门。图2-47所示为CMOS与非门A电路，图中两个P沟道增强型MOS管并接，作为负载管组，两个N沟道增强型MOS管串接，作为工作管组。VT1(NMOS)管和VT3(PMOS)>是一对互补管，它们栅极同输入A信号;VT2(NMOS)管和VT4(PMOS)是一对互补管，它们栅极同输入B信号。上一页下一页返回2.3单极型逻辑门电路由分析可知，当输入A,B具有不同逻辑值组合时，各管的工作情况及输出F可见表2-9。当工作管组与地通时，负载管组与电源不通，输出低电平(0V);当工作管组与地不通时，负载管组与电源通，输出高电平(10V)。由表可知，这种电路具有“全1出0、有0出1”的逻辑功能，是一个正逻辑与非门，其逻辑关系式为:F=A·B上一页下一页返回2.3单极型逻辑门电路(2)或非门。电路如图2-48所示，两个NMOS管并接，两个PMOS串接，VT1与VT3,VT2与VT4分别为一组互补管。同与非门的分析一样，列出输入A,B不同组合时各管的工作情况及输出F,见表2-10。当工作管组与地有通路，而负载管组与电源UDD无通路时，输出F为低电平(0V);当工作管组与地无通路，而负载管组与电源UDD有通路时，输出为高电平(10V)。显然该门电路具有“有1出0、全0出1”的逻辑功能，因此是一个正逻辑的或非门，其逻辑表达式为:F=A+B上一页下一页返回2.3单极型逻辑门电路(3)与或非门。电路如图2-49所示，VT1,VT2,VT3,VT4均为N沟道增强型MOS管，它们构成工作管组，VT5,VT6,VT7,VT8均为P沟道增强型MOS管，它们构成了负载管组。其中VT1与VT5,VT2与VT6,VT3与VT7,VT4与VT8分别为4对互补的MOS管。由图可知，一对CMOS组中的NMOS管和PMOS管栅极肯定相连接，并作为信号输入端，但两管的漏极不一定接在一起;若工作管串接，相对应的负载管必然并接;若工作管并接，相对应的负载管必然串接;工作管组和负载管组交接处为电路输出F。上一页下一页返回2.3单极型逻辑门电路由分析可知:当A,B或C,D都接高电平“1”时，NMOS管VT1和VT2可导通，或者VT3,VT4可导通，输出F到地有通路。而此时相对应的PMOS管VT5、VT6截止或VT7、VT8截止，输出F到电源UDD不通，因此，输出F为低电平。而当A,B或C,D中有一个或两个同时为低电平“0”时，VT1和VT2中有管子不通，VT3和VT4中也有管子不通，因此F到地无通路，而此时VT5和VT6因A,B中至少有一个为“0”而至少总有一个导通，VT7和VT8因C,D中至少有一个为“0”而至少总有一个导通，因此，F到电源UDD有通路，输出F为高电平。上一页下一页返回2.3单极型逻辑门电路综上分析可知，这是一个与或非门，逻辑表达式为:F=AB+CD由上面几个CMOS门电路逻辑功能的分析还可总结出以下规律:工作管相串，相对应的负载管相并;工作管相并，相对应的负载管相串;工作管先串后并，则负载管先并后串;工作管先并后串，则负载管先串后并;工作管组相串为“与”，相并为“或”，先串后并为先“与”后“或”，先并后串为先“或”后“与”;工作管组与负载管组连接点引出输出起倒相作用。上一页下一页返回2.3单极型逻辑门电路3)CMOS传输门及模拟开关传输门电路如图2-50(a)所示，它由一个PMOS管和一个NMOS管并联而成。两管源极相接，作为输入端Ui，两管漏极相接作为输出端U0。两管栅极作为控制端，加一对CP和CP(互为反相)的控制电压。由于MOS管结构对称，源极和漏极可互换，电流可两个方向流动，所以Ui和U。可以对换，因此传输门可称双向开关。它能在电路中起信号传输的开关作用，其符号如图2-50(b)所示。上一页下一页返回2.3单极型逻辑门电路若CP接高电平(≈10V)时，则CP就接低电平(≈0V)，输入Ui在0~10V范围连续变化，传输门TG可开通，其原因如下:Ui在0~7V范围变化时，VTN管可开启(它的UGS为3~10V，因此UGS≥UTH(VTN));Ui在3~10V范围变化时，VTP管可开启(它的UGS为-10~-3V，因此,|UGS|>|UTH|(VTP)。因此，Ui在0~l0V范围变化时，VTN和VTP管中至少有一个管子接通，就相当于开关接通。而当CP接在低电平时，CP为高电平，不管Ui输入0~10V范围的什么值，VTN管和VTP管均不可能开启，这是因为TN管的UGS≤0V，而VTP管的UGS≥0V。因此，Ui不能通过此传输门送至U0，相当于开关断开。上一页下一页返回2.3单极型逻辑门电路传输门和反相器可结合组成模拟开关，如图2-51所示。当控制端CP接高电平(10V)时，传输门导通;当控制端CP接电平(0V)时，传输门截止，它相当于一个理想开关，在数字电路中应用得很广泛。注意，若控制信号CP和CP接反，如图2-52所示，那么，就表示这个门在CP接低电平时，开关接通;而在CP接高电平时，开关断开。上一页下一页返回2.3单极型逻辑门电路2.3.2MOS逻辑门电路特点(1)静态功耗极微，每门功耗达nW数量级。(2)开关速度比NMOS和PMOS高，接近TTL速度的数量级，当然与TTL相比还是低。(3)抗干扰能力强(由传输特性陡峭就可看出)。(4)电源利用率高。(5)电源电压允许变化范围大。UDD在3~15V范围变化时，CMOS仍然保持正常逻辑功能。(6)负载能力强。由于CMOS门电路输入阻抗很大，因此CMOS门电路扇出系数大。上一页下一页返回2.3单极型逻辑门电路2.CMOS电路的缺点(1)工艺复杂。在同一块硅片上做出两种沟道的增强型MOS管，工艺要求高。(2)占硅片面积大，集成度比单沟道MOS低。(3)与双极型门电路相比，MOS