版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
真值和机器数
•真值:符号(+/-)+尾数(绝对值)
(+5)10=(+101)2,(-7)10=(-111)2
•机器数:将符号(+/-)数码化,用最高位做符号位
S+数值
•数的符号在计算机中的表示:
原码、反码、补码:0表示正数,1表示负数
移码:0表示负数,1表示正数
1.原码表示法
若定点小数的真值为X=±0.xlx2■■■xn,则原码表示的定义是:
例如,X=+0.1001,则[X]原=0.1001
X=-0.1001,则[X]原=1.1001
对于0,原码有“+0”、“一0”之分,故有两种形式:
[+0]原=0.000...0[—0]原=1.000...0
若定点整数的真值为X=±xlx2…xn,则原码表示的定义是:
采用原码表示法简单易懂,但它的缺点是运算复杂。
当两数相加时.,如果是同号则数值相加;如果是异号,则要进行减法。而在
进行减法时还要比较绝对值的大小,然后大数减去小数,最后还要给结果选择符
号。
2.反码表示法
所谓反码,就是二进制的各位数码0变为1,1变为0。在一些文献中,这
种以2为基数的反码又称为1的补码。
对于正数X=+0.xlx2…xn,则反码表示为:[X]反=0.xlx2…xn
对于负数X=-0.xlx2…xn,则反码表示为:[X]反=1.xlx2…xn
例如,X=+0.1001,则[X]反=0.1001
X=-0.1001,则[X]反=1.0110
若定点小数的真值为x=±0.xlx2…xn,则反码表示的定义是:
对于0有[+0]反和[-0]反之分:[+0]反=0.000...0[―0]反=
1.111...1
若定点整数的真值为X=±xlx2…xn,则反码表示的定义是:
3.补码表示法
若定点小数的真值为X=±0.xlx2…xn,则补码表示的定义是:
例如,X=+0.1001,则[X]补=0.1001
X=-0.1001,则[X]补=1.0111
[+0]补=[—0]补=0.000...0
[-1]补=1.000...0
若定点整数的真值为X=±xlx2…xn,则补码表示的定义是:
对于负数,补码等于反码的最低位加1:
[]补=以]反+2«—11)X为小数
2]补=0<]反+1X为整数
4.移码表示法
若定点整数的真值为X=±xlx2…xn,则移码表示的定义是:
例如,X=+1001,则[X]移=11001
X=-1001,则[X]移=00111
四种机器码的比较(以n+1位定点正数为例):
1.原码、反码和补码的符号位为0正1负,移码为1正0负;
2.原码和反码的表示范围为2~n>X>一2%,0的原码和反码都有两个;
补码和移码的表示范围为2~n>X2—2~n,0的补码和移码都只有一个;
3.正数的原码、反码和补码相同,负数则不同;
4.移码等二F补码的符号位取反;移码的大小关系与真值的大小关系相同。
真值原码反码补码网
♦70111011101111111
+60110011001101110
+50101010101011101
+40100010001001100
+30011001100111011
+20010001000101010
+10001000100011001
+00000000000001000
-010001111-
-11001111011110111
21010110111100110
1011110011010101
-41100101111000100
-51101101010110011
-61110100110100010
-71111100010010001
--10000000
数据格式
计算机中常用的数据表示格式有两种,一是定点格式,二是浮点格式。定点
格式容许的数值范围有限,但要求的处理硬件比较简单;浮点格式容许的数值范
围很大,但要求的处理硬件比较复杂。
1.定点数的表示方法
定点数是指小数点的位置固定不变。小数点的位置是事先约定的,不需要占
用一个二进制位来表示。通常将数据表示成纯小数或纯整数。
定点小数:
小数点位于符号位和最高有效位之间。
n个零值位、
符号位-*[xsj_
i—小数点位置(隐含)
采用原码表示时,所能表示的数的范围是:0W|X|Wl—2«—n)。
定点正数:
,小数点位于最高有效位之后。
n个零值位
符号位f国...
小数点位置(除含)一
采用原码表示时,所能表示的数的范围是:0WIXIW2An-l。
2.浮点数的表示方法
一个R进制的数N可以写成:
N=MXR"E
其中M为尾数,E为指数,R为基数。在计算机中通常取R为2、8或16。
在机器中表示一个浮点数时,一要给出尾数,用定点小数的原码或补码表示;
二要给出指数,用整数的补码或移码表示,称为阶码。
玛石再…耳M.・・J/.
I阶符I-阶码——^数符|--------欧----------f
为了使浮点数的表示形式唯一,当尾数M不为0时,若尾数用原码表示,规
定0.5W|M|V1,即尾数的二进制形式为0.1义X…X或1.IXX…X;若尾数
用补码表示,规定0.5WMV1或一1WM<-0.5,即尾数的二进制形式为0.1
XX…X或1.0XX…X。这称为浮点数的规格化表示。M=-0.5对于原码表示
是规格化的,对于补码表示则不是。P54的规格化
当一个浮点数的尾数M=0,不管阶码取何值,或者阶码比它能表示的最
小值还小时,不管尾数取何值,都把该浮点当零看待,称为机器零。此时要求把
浮点数的阶码和尾数都清为零,保证零这个数表示的唯一性。
浮点数的表示范围
设阶码和尾数都用补码表示,阶码共k+1位(含一位阶符),尾数共n+1位(含
一位数符)。浮点数的表示范围如下:
阶码尾数真值
最大IE故0,11…10.11—1(1-2»2必1
绝对值最大负数0,11-11.00—0(-1)x2j
--?
最小正数1,00-00.00—1(2")x2
规格化最小正数1,00-00.10—0(21)X2T*
(-2")x2-2*
绝对值最小负数1,00—01.11—1
规格化绝对值最小负数1,00—01.01—1_(2T+2»2孑
IEEE754标准
IEEE754是目前广泛采用的浮点数编码格式。
32^^点数:
64位浮点数:
32位浮点数中,S是浮点数的符号位,占1位,安排在最高位,0正1负。
符号位后面是阶码E,占8位。E的计算方法是将浮点数的指数真值加上一个固
定的偏移值127(这也叫移码)。E的取值范围是1—254,对应的指数真值为一
126〜+127。E取255表示“无穷大”,E取0表示机器零。M是尾数,占23
位,放在最低位,用原码表示。尾数的真值为LM,即在M前面有一个隐藏的lo
这相当于将尾数规格化到1和2之间,而将整数部分的1隐藏不表。
一个32位浮点数X的真值可表示为:
X=(-1)ASX(l.M)X2EA(-127)
64位浮点数中,阶码E占11位,计算方法是将浮点数的指数真值加上一个
固定的偏移值1023。E的取值范围是1—2046,对应的指数真值为一1022-+
1023。E取2047表示“无穷大”,E取0表示机器零。尾数M占52位,有一
个隐藏位lo
一个64位浮点数X的真值可表示为:
X=(-1)ASX(l.M)X2EA(-1023)
/EEE754标准中的一些特殊值(以32位为例):
符号阶码尾数值
正零:000+0
负零:100-0
正无穷大:02550+8
负无穷大:12550------CX3
非数:0或1255W0NaN
注意:
本书中提及的规格化有两种,移码也有两种。IEEE754标准指的移码以及规格
化与浮点数表示不同。
移码规格化
IEEE75府准真值加127尾数的真值为1.M
并将整数部分的1隐藏不表
真画112n原码:1.1XXD^0.1XX
浮点数与补码区别符号位补码:1.0xxog0.1xx
•将-27/64用IEEE754表示
--27/64=-0.011011
•规格化:(必须是1.M的形式)
0.011011=1.1011X2-2
•阶码为一2E=e+127=01111101
•1011111011011000..000
牛刀小试:
设某机器用32位表示一个实数,阶码部分8位(含1位阶符),用定点整
数补码表示;尾数部分24位(含数符1位),用规格化定点小数补码表示,基
数为2。
I阶符]—阶码——I数符{--------剧-----------H
1)求X=256.5的浮点表示格式(16进制格式表示)
2)求Y=-256.5的浮点表示格式(16进制格式表示)
3)将十进制数178.125表示成IEEE754单精度浮点数。
4)将下面IEEE754的单精度浮点数表示成十进制真值是多少?
1011,1111,0101,1000,0000,0000,0000,0000
解:1)X=(256.5)10=+(100000000.1)2=+(0.1000000001X2-9)2
8位阶码为:(+9)补=00001001
24位尾数为:(+0.1000000001)补=0.10000000010000000000000
所求256.5的浮点表示格式为:00001001010000000010000000000000
用16进制表示此结果则为:(09402000)16
2)Y=-(256.5)10=-(100000000.l)2=-0.1000000001X2*9
8位阶码为:(+9)补=00001001
24位尾数为:(-0.1000000001)#=1.01111111110000000000000
所求-256.5的浮点表示格式为:00001001101111111110000000000000
用16进制表示此结果则为:(09BFE000)16
3)178.125=10110010.001B=l.0110010001X2-7
指数E=7+127=134=10000110B
127是单精度浮点数应加的指数偏移量,其完整的浮点数形式为:
01000011001100100010000000000000=43322000H
4)1011,1111,0101,1000,0000,0000,0000,0000
数符:S=T负号)
阶码:E=(01111110)2-127=126-127=-1
尾数:D=(l.1011)2
X=-l.1011X2*(-1)=-(0.11011)2=-0.84375
•设某机器用32位表示一个实数,阶码部分8位(含1位阶符),用定点整数
补码表示;尾数部分24位(含数符1位),用规格化定点小数补码表示,基数
为2。求X=256.5的浮点表示格式
256.5=+(100000000.1)B
所求256.5的浮点表示格式为:00001001010000000010000000000000
•将十进制数178.125表示成IEEE754单精度浮点数
178.125=10110010.001B
指数E=7+127=134=10000110B=l.0110010001X2-7
127是单精度浮点数应加的指数偏移量,其完整的浮点数形式为:
01000011001100100010000000000000
补码加法
用补码表示定点数,加减运算可以统i成加法运算。运算器中只需要一个加
法器就可以了,不需要减法器。
补码加法的公式为:[x]补+[y]补=[x+y]补(mod2)
证明:设x和y均为定点小数,且运算结果没有溢出。即
|x|<1,Iy|<1,Ix+y|<1
(1)x>0,y>0,贝Ux+y>0。正数的补码和原码是一样的,可得:
[x]补+[y"b=x+y=[x+y]补(mod2)
(2)x>0,y<0,x+y20或x+y<0。
反]补=*,[y]补=2+y
[x]补+[y]补=x+2+y=2+(x+y)
当x+y»O时,2+(x+y)»2,对于模2来说,2被丢掉,于是
[x]补+[丫]补=*+丫=[x+y]补(mod2)
当x+y<0时,2+(x+y)<2,于是
[x]补+[y]补=2+(x+y)=[x+y]补(mod2)
(3)x<0,y>0o
这种情况和第2种情况证明方法相同。
(4)x<0,y<0,则x+y<0。
[x]补=2+x,[y]补=2+y
[x]补+[y]补=2+x+2+y=2+(2+x+y)
(2+x+y)小于2而大于1的数,第一个2作为进位被舍弃。于是
[x]补+[y]补=2+(x+y)=[x+y]补(mod2)
至此我们证明了在模2意义下,两数的补码之和等于这两个数之和的补码。这
个结论也适用于定点整数。
例:x=+0.1011,y=—0.0101,求x+y。
【X]补=0.1011,[y]补=1.1011
【X]补0.1011
+[y]补1.1011
[x+y]补10.0110x+y=0.0110
在模2意义下,超过2的进位应舍弃。
符号位作为数的--部分参加运算。
补码减法
数用补码表示时,减法运算可转化为加法运算。公式为:
[x—y]补=[x+(—丫)]补=以]补+[—y]补(mod2)
已知[y]补求[—y]补的方法是:将[y]补的所有位(包括符号位)一起取反,
然后在最低位加1(对定点小数相当于加2—n):
[―y]补=[[y]补+2«-n)
证明:
(1)若y为正数,1>y^Oo[y]补=0.yly2…yn=y。
[—y]补=2+(—y)=2—0.yly2…yn=2"(―n)+(1.11…1一0.yly2…yn)
=—>0.yly2…yn+2”(―n)
(2)若y为负数,0>y>—lo[y]补=1.yly2…yn=2+y。
[―丫]补=—y=2—1.yly2…yn=2"(—n)+(1.11…1—1.yly2…yn)
=—>1.yly2…yn+2”(—n)
例:x=+1101,y=+0110,求x-y
冈补=01101
[X]补01101
[y]补=00110
[-y]^=11010+[-y]补11010
x-y=+0111[x,y]补100111
溢出检测
运算结果超出了机器允许的表示范围称为溢出。两个同符号数相加,如果结
果的符号与参加运算的操作数的符号相反,则表明有溢出。两个正数相加产生的
溢出称为上溢;两个负数相加产生的溢出称为下溢。
1.单符号法
两个正数相加,最高有效位产生进位而符号位无进位(此时符号位从0变成
1)则产生上溢;两个负数相加,最高有效位无进位而符号位有进位(此时符号
位从1变成0)则产生下溢。
溢出逻辑表达式为:V=Cf©C0
其中Cf为符号位产生的进位,co为最高有效位产生的进位。
2.双符号法
双符号位补码也称“变形补码”或“模4补码”。通过采用双符号位,可使
所能表示的数的范围比模2补码扩大一倍。其定义为:
2>xNO(mod4)
⑶产{202xN—2
用Sfl和Sf2表不[x]补最高符号位和第二符号位,贝U:
snsi-2=oo0Wx<1
SflSf2=01lWx<2
SflSf2=ll—l〈x<0
SflSf2=10-2Wx<<-1
模4补码的运算规则为:[x]补+[丫]补=反+丫]补(mod4)
若运算结果中Sfl和Sf2相同则无溢出;若SflSf2=01表示上溢;若SflSf2
=10表示下溢。溢出逻辑表达式为Sfl©Sf2o无论是否溢出,最高符号位Sfl
永远表示运算结果的正确符号。
为了得到两数变形补码之和等于两数之和的变形补码,同样必须:
1.两个符号位都看作数码一样参加运算
2.两数进行以4位模的加法,即最高符号位上产生的进位要丢掉。
采用变形补码后,如果两个数相加后,其结果的符号位出现“01”或“10”
两种组合时,表示发生溢出。这是因为两个绝对值小于1的数相加,其结果不会大
于或等于2,所以最高符号位永远表示结果的正确符号。
采用变形补码后,正数的符号为00,负数的符号为11
[例14]x=+0.1100,y=+0.1000,求x+y。
[x]补=00.iioo,[y]补=00.looo
[x]补oo.1100
+[v麻oo.iooo
01.0100
两个符号位出现“oi”,表示已溢出,即结果大于+1。
[例15]x=-0.1100,y=-0.1000,求x+y。
[X]补=11.0100,[y]补=11.1000
[X]补11.0100
+[y]兼ii.iooo
110.1100
两个符号位出现“io”,表示已溢出,即结果小于-1。
全加器
全加器(FullAdder,FA)将两个二进制数字Ai、Bi和一个进位输入Ci
相加,产生一个和输出Si,以及一个进位输出Ci+1。
S,~Aj®Bj®Cj
G+1=AB+B£+CA=AB+(A]3BJCi
门的延迟时间
常用门电路的国外常用符号和延迟时间。T表示一个与门或一个或门的延迟
时间。对一位全加器来说,Si的时间延迟为6T,Ci+l的时间延迟为5T。
门逻辑符号延迟时间
T
与非4ZZ>
或非工>T
非七>T
与O-T
或工>T
异或无>3T
同或1>37-
符号位
考虑溢出检测时,延迟时间为Ta=3T+5T+(n-1)X2T+3T=(2n+9)T
不考虑溢出检测时,延迟时间为Ta=3T+5T+(n—2)X2T+3T=(2n+7)T
十进制加法器
两个一位十进制数相加,并考虑低位的进位,结果范围0-19。
加法器输出修正后输出加法器输出修正后输出
和和
;;S1'So'
C'SSCS3S2S1Soc's;S1,SoCS3S2S1So
000000000001001010]0000
10000100001110101110001
20001000010120110010010
30001100011130110110011
40010000100140111010100
50010100101150111110101
6001100011016T000010110
70011100111171000110111
80100001000181001011000
90100101001191001111001
在十进制运算时,,当相加二数之和大于9时,便产生进位。可是用BCD码完成
十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用BCD
码后,在二数相加的和数小于等于9时,十进制运算的结果是正确的;而当相加的
和数大于9时,结果不正确,必须加6修正后才能得出正确的结果。
S|s(>
例:X=15(D)Y=26(D)计算Z=X+Y=41(D)
X0=5=0101,Y0=6=0110,Xl=l=0001,Yl=2=0010
修正之后应该为:
SO=1=OOO1,Cl=l,Sl=4=0100
若不进行修正,结果为SO=XO+YO=B(H)=1011,S1=X1+Y1=3(H)=0011
原码乘法
1.人工算法和机器算法的同异点
两个原码表示的数相乘的运算规则是:乘积的符号位由两数的符号位按异或
运算得到,而乘积的数值部分则是两个正数相乘之积。
被乘数:值]原=*£.XnT…X/o
乘数:»】原=丫「丫「「"超
乘积:Ms=(XfeYf)+(O.Xn.v.^XoMO.yn.v.-YiYo)
对于只有加法器和移位器的计算机,可以通过多次执行“加法一移位”操作
来实现乘法。
2.不带符号的阵列乘法器
设A和B是m位和n位的不带符号的二进制整数,相乘产生m+n位乘积P:
■—1n-1W-lJt-1
k
尸=(虫勺2=LA(°也)2力=^pk2
i-0>0i-0>0I
则乘积P的数值为:
即
34aja2ai
X()
b4b3b2b|b
a3boa2b|ia|b()
a4bla3bla2blaiha()b|
a4b2a3b2a2b2aib2aobi
a4b3ajb3a2b5aibja»bi
+a3b$a2b4a)b4a(>b4
P9PSP7P6P5P4PiP2Plp<>
A=am.i・・・aiHobn.i...bibo=B
J一|「月二」||
JIIJ-TL
ri••・riri
,*am.bnjaib()+「aobo
mxn乘法阵列
P=Pm+n-l..........P1PO
aibj称为位积。mXn个位积可以通过mXn个与门并行产生。
阵列乘法器
这种乘法器要实现n位Xn位乘法时,需要n(n—l)个全加器和n~2个与门。
所需时间为:
tm=T+(n-2)6T+5T+(n-2)2T+3T=(8n-7)T
加数]^5T
[a令人
进位
输出和输出
CiAiBi
对2求补电路
对2求补时,采用自右向左按位扫描技术。设人=211…alaO是(n+1)位
带符号数的原码,an为符号位,要求确定它的补码。求补的方法是从数的最右
端aO开始,从右向左扫描,直到找出第一个“1"。例如ai=l,ai左侧的每一
个数值位都取反,ai和ai右侧的位保持不变。当控制信号线E为“1”时,启动
对2求补的操作;当控制信号线E为“0”时,输出和输入相等。可以利用符号
位来作为控制信号。
a*n的延迟时间为:tTC=nXT+T+3T=(n+4)T
若输入为带符号数的补码,则输出为该数的原码,即[[A]补]补=[A]原
3.带符号的阵列乘法器
算前求补器的作用是将乘数和被乘数补码变成原码;算后求补器的作用是将
乘法阵列输出的乘积原码变成补码。
被乘数补码乘数补码
A=a„an.|-aia()B=bnbn.ib|b(»
例:x=-15,y=-13,用带求补器的阵列乘法器求xy。
[x]补=10001,[y]补=10011
算前求补器输出为:1x1=1111,lyl=1101
阵列乘法器输出为:11000011
乘积的符号位为0,算后求补器输出为:11000011
乘积的补码为:[xy]补=011000011
补码与真值的关系
考虑一个定点补码整数田]补=2*11—1…alaO,其中an是符号位。[N]补和真
值N的关系可以表示成:
十%2aH=0
N=<TTT
一U+汇(1一%)2']=-2"+工%2‘4=1
、£=0x=0
以上两式可以合并成下列形式:
N=-
i=0
因此可以认为符号位an具有负的权值(一2%),而数值位ai具有正的权值(十
2"i)o另外,一N的值可以用下式计算:
[-N]补―…%a0+l
-N=-(l-a”)2"+反(1—丐)21+1
i-0
一般化的全加器
C为1表示“2”,S为1表示“一1”,因此结果为“1”
类型逻辑符号操作
-X
X2类
。类Y全加器-Y
全加器+1Z(全减器)十)z
JCS(-c)s
X-X
1类Y3类-Y
全加器+1-Z全加器土)-Z
C(-S)(-c)(-s)
通过把正权或9负权加到全加器的输入/输出端,可以归纳出四类加法器。每
一类加法器用它所包含的负权输入的个数命名。
以第1类全加器为例,其真值表为:
ZC-)cco
OOOOO
OO11O
O1O11
O11OO
1OO11
1O1OO
11OO1
1111
对0类、3类全加器:
S=XYZ+XYZ+XYZ+XYZ
C=XY+YZ+XZ
对1类、2类全加器:
S=XYZ+XYZ+XYZ+XYZ
C=XY+YZ+XZ
直接补码阵列乘法器
设被乘数A和乘数B是两个5位的二进制补码数,即
A=(a4)a3a2ala0,B=(b4)b3b2blb0
它们具有带负权的符号位a4和b4(用括号标注)。将符号位一起参加运算,
并用括号标注具有负权的位积,则A和B相乘的计算过程如下:
()
(a4>aj*3|a
X如。
(b4)b2bib
⑶b(y)a3bDa2bo.3|b()a()b()
町()
(a4b|)a$b]b|aib1ab|
)曲ab
(a4b2a3b2aaib2n2
曲
(a』b0a3bsa2b3aib343
)
+a4b$(a5b4>(a2b4)(a,b4>(a»b]
P«>PsP7P6PsP4P3P2PlPl>
例:x=15,y=-13
冈补=omi
[y]补=(1)0011
01111
x⑴0011
oiii\
01111
00000
00000
+0(1>(1>(1>(1>
______ll»lUll»111
(1>00111101
[xy]补=(1)00111101
xy=-195
利用一般化的全加器可以构成直接补码阵列乘法器:
右上角的三角形用0类全加器,左上角的三角形用1类全加器,最后两行用
2类全加器。结果的最高位p9具有负权,所以结果为补码。
原码除法
冈原=*£.xn—1…xlxO,[丫]原=丫£.yn—1…ylyO
则商q=x/y的原码为:[q]原=(xf,yf)+(O.xn—1…xlxO/O.yn—1…ylyO)
例:被除数x=0.1001,除数y=0.1011。手工计算x/y的过程如下:
0.1101
o.1(11iy().।oo1
-0.1011商。
0.10010得余数r"即瑞
-0.01011_________除数右移一位.余数减除数•商1
0.001110得余数G
-0.001011除数右移一位,余数减除数.商1
0.0000110得余数「2
-0.0(10111除数右移一位.余数不减除数.商。
().00001100得余数Q
一仇1)0001011除数右移一位,余数减除数.商1
0.00000001得余数r«
恢复余数法
为方便计算机操作,对手工算法修改如下:
(1)将心算比较余数和除数大小改为减法比较,并且减y改为加[-y]补。
数减除数大于等于0则商1,小于0则商Oo
(2)将除数右移改为余数左移。如果余数减除数的差小于0,应将差加上
除数,恢复原来的余数。这就是恢复余数法。
注:①为保证余数左移时符号位不变,应采用双符号位。双符号位最高符号位永
远表示结果的正确符号;若用单符号位,余数左移后将可能改变符号位的值
②用双符号位余数永远不会溢出,原因何在?设某次运算的余数为R,不论是何
种运算方法。若R为正,下次的余数为2R—y=R+R-y,若R为负,下次的余
数为2R+y.所以都不会溢出。余数的绝对值小于除数的绝对值
00.1001商说明
+【一yh卜1uoIo।x-y
1L11100余数r°v0.商0
+00-1011加ly恢复余数
00.1001
<-0L0010余数左移•位
+【—y】补1Lo1o1减y比较
00.01110.1余数r,>0.商1
◄-00.1110余数左移•位
+[-yhb1LoIo1减y比较
00-00110.11余数收>0.商1
◄-00.0110余数左移位
+Ly】补11.0101减y比较
IL10110.110余数r$v0.商0
+00.1011力叫恢复余数
00.0110
◄—00.1100余数左移•位
+[—W补1Lo।01减y比较
00.00010.1101余数口>0.商1
加减交替法
恢复余数法中,设某次余数为ri,要继续进行下面的求商运算,需要将ri
左移一位,然后减去除数,进行比较:2ri-y
结果小于0时商上0,并加y恢复余数:(2ri—y)+y=2ri
继续下面的求商,又要将它左移一位,再减去除数2(2ri)—y=4ri—y
当(2ri—y)小于0时,商仍上0,但不进行加y恢复余数的操作,而是将(2ri
一y)左移一位,然后加上除数2(2ri—y)+y=4ri—y也得到同样的余数(4ri—
y)=
所以,当比较结果小于0时,仍将结果左移一位,然后加上除数y。这就是
不恢复余数法,也称加减交替法。
加减交替法的运算规则是:
余数为正时,商上1,余数左移一位,再减去除数,得到新的余数;
余数为负时,商上0,余数左移一位,再加上除数,得到新的余数。
00.1001商说明
+[-yk।i.o101x-y
1L11100余数商0
^—\L1100左移一位
+yoo.।011余数为负,加y
00.01110J余数Q>0”商1
◄—00.1110左移一位
+[-yk1i.o101余数为正-减y
00.00110.11余数商1
◄—00.0110左移一位
+[-yk1i.o101余数为正”减y
1L10110.110余数商o
◄—11.0110左移一位
+yoo.।011余数为负"力fly
00.00010.1101余数商1
恢复余数法的运算规则是:
余数为正时,商上1,余数左移一位,再减去除数,得到新的余数;
余数为负时,商上0,再加上除数(恢复余数),余数左移一位,再减
去除数,得到新的余数。
加减交替法的运算规则是:
余数为正时,商上1,余数左移一位,再减去除数,得到新的余数;
余数为负时,商上0,余数左移一位,再加上除数,得到新的余数。
证明:2(R+y)-y=2R+y
特点:
1、’恢复余数除法,最后的操作为减法
2、都需要余数左移一位后再进行加或减
可控加法/减法单元
可控加法/减法单元(CAS)由一个全加器和一个异或门构成,有4个输入
端和4个输出端。
当控制端P为0时,实现全加器:Si=AieBi©Ci,Ci+i=AiBi+BiCi+AiCi
控制端为1时,实现补码减法:Si=Ai©Bi®Ci,Ci+i=AiBi+BiCi+AiCi
设[x]补=0.xlx2x3,[y]补=O.yly2y3。下图电路当P=0时实现x+y,P=1
时实现x—y。减法是通过加上[—y]补实现的。
阵列除法器
利用CAS构成的不恢复余数阵列除法器如下。被除数x=0.xlx2x3x4x5x6,
除数y=O.yly2y3,均为正数,且x<y(否则商大于1,溢出)。
若上一行余数小于除数则不产生进位,qi=O,下一行做加法。上一行余数
大于除数则产生进位,Qi=l,下一行做减法。例:x=0.101001,y=0.111
2n位除以n位的阵列除法器,有单元(n+1)人2个,延迟时间为td=(n+1P2TCAS。
多功能算术逻辑单元
算术逻辑运算单元(ArithmeticLogicUnit,ALU)不仅具有多种算术运算和逻
辑运算的功能,而且具有先行进位逻辑,从而能实现高速运算。
全加器的逻辑表达式为:
Fi=Ai©Bi©Ci
Ci+l=AiBi+BiCi+AiCi
为了对全加器进行功能扩展以完成多种算术和逻辑运算,将Ai和Bi送到由
SO,SI,S2,S3控制的函数发生器内,产生组合函数Xi和Yi,再送到全加器
内进行全加:
Fi=Xi©Yi©Cn+i
Cn+i+1=XiYi+XiCn+i+YiCn+i
进位下标用n+i代替i,n表示多片级联时每片的进位输入。
全加器SoS】耳52导Xi
00001
%A
S01电01g+线
函数发生器
S2-10104+线
S-ff
tt
uuR110114
Ai
Xi和Yi的逻辑表达式为:
X=5X+S_S_(A.+B.)+S.S,<A.+B.)+S.S.A.
i2323ii23】i231
Xj=$3八再]+S2A.Bi
Y.=SJX.+*S/.B.-FS.Sl.B.
iOliOliiOliiYj=Aj+S0Bi4-SiBj
另外还有:
Xi+x=Xi
XiX=*
因此全加器的进位信号可以写成:Cn+i+i=XiX+(Xi+Yi)C1Hi
4位之间采用先行进位逻辑,每一位的进位公式递推如下:
Cn+1=Y0+X0Cn
%=丫1+X』=Y1+X]Y。+XiX©
CB+3=Y2+X2Ca+2
=丫
Cn+4=Y3+X3CB+33+X3Y2+X3X2X+X3X2X1Y0+X3X2X1X0Cn
定义
P=X3X2X1X0
G称为进位产生输出,P称为进位传递输出,它们和CLA电路配合使用,
可以实现多级先行进位。
74181是4位算术逻辑单元。它除了有SO〜S3四个控制端外,还有一个控
制端M,用来控制74181是进行算术运算还是进行逻辑运算。74181既适用于正
逻辑数的运算,也适用于负逻辑数的运算。还有一个输出端“A=B”可用于检测
两数相等。
负逻辑和正逻辑方式下74181的方框图
以正逻辑为例。当M=H(高电平)时,各位输出的表达式为:
K=X«Y®i=0J,2,3
此时Fi只和Xi及Yi有关,与进位信号无关,实现逻辑运算。
当M=L(低电平)时,各位的输出表达式为:
F尸三肥。二
=\©Y;®C-i=0J23
而日、匕和,相加产生的进位刚好为好工;,此时74181实现算术运算:
Cn=H无进位输入,74181实现元兄兄兄加再71vo;
Cn=l■有进位输入,74181实现元兄兄兄加Y3v2工?0加1。
全加器的逻辑表达式为:
Fi=Ai®Bi©Ci
Ci+l=AiBi+BiCi+AiCi
F0=A0®B0®C0Cl=A0B0+B0C0+A0C0
F1=A1©Bl®C1C2=A1B1+B1C1+A1C1
F2=A2®B2®C2C3=A2B2+B2c2+A2c2
F3=A3®B3©C3
每一级需要的进位信号为上一级的加数两两相乘之和
Fj=Xi㊉Y㊉=
,c^^xY+YcT+xcr
Fo=Xo®YoffiCT000o
匕="㊉I㊉虫/C;;2AXM+丫1,;:1+xc;:i
F2©Y2sCn+2^^rCrH.3AX2Y2IY2c1IX2Cn+2
F3-X3ffiY3®C;+3
耳=苫吗㊉坛
FO-XO®
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 立春农事活动全解析
- 2024年合作开发合同的合作方式及分工
- 2024年修订版:高端精密仪器制造技术许可合同
- 2024年临时货车租赁合同
- 2024年修订:线上教育平台会员合同
- 2024年出租车行业维修救援合同
- 超市生鲜食品配送服务方案
- 艺术在生活中的体现模板
- 卵巢过度刺激综合征的护理
- 直播销售员培训
- 《中国心力衰竭诊断和治疗指南2024》解读
- GA/T 2138-2024法庭科学涉火案件电气物证检验技术规程
- 2024-2030年中国熊胆粉市场未来发展预测及投资前景分析报告
- 12J609防火门窗图集
- 《新媒体编创-图文短视频直播(微课版)》教案
- 2024-2030年中国数字嗅觉技术行业市场发展趋势与前景展望战略分析报告
- DL∕T 2041-2019 分布式电源接入电网承载力评估导则
- 多媒体课件设计与制作智慧树知到期末考试答案章节答案2024年佳木斯大学
- 钢琴调律专业申报表(含人才需求调研报告)
- 子宫内膜癌保留生育功能多学科诊疗中国专家共识
- 河北省石家庄2023-2024学年八年级上学期期中数学试题(有答案)
评论
0/150
提交评论