数字电路实验：常用数字逻辑门输入输出特性测试_第1页
数字电路实验：常用数字逻辑门输入输出特性测试_第2页
数字电路实验：常用数字逻辑门输入输出特性测试_第3页
数字电路实验：常用数字逻辑门输入输出特性测试_第4页
数字电路实验：常用数字逻辑门输入输出特性测试_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验三常用数字逻辑门输入输出特性测试一、实验目的

1．掌握CMOS和TTL集成门的逻辑功能和主要参数的测试方法

2．掌握CMOS和TTL器件的使用规则二、实验原理．数字逻辑门的逻辑电平。数字逻辑门的输出高低电平不是一个值，而是一个范围。数字逻辑门输入高低电平与输出高低电平的电压范围不同，即它的输入信号允许一定的容差，称为噪声容限。

门的输出电压VO

随输入电压Vi

而变化的曲线VO＝f(Vi)

称为门的电压传输特性。

当负载电路所需驱动电流增大时，输出特性就不像理论值那样理想了，逻辑门的输出电压值与规定值之间有较明显的差异。当负载电路所需驱动电流过大时，逻辑门的输出电压值就会落在逻辑电平未定义区域。造成电路工作不正常。VTH=VDD/25V电源下CMOS非门电压传输特性VOUTVIN5.01.53.55.0VTH影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。CL是主要影响器件工作速度的原因，由CL所决定的影响CMOS门的传输延时约为几十纳秒。五、实验任务1．反相器电压传输特性的测试1）用示波器实测电源电压VDD【测试提示】： 用数字示波器测试直流信号电压值时，应选择参数平均值（Vavg），而不是峰峰值（Vpp）或幅值（Vamp），否则测到的只是直流的纹波。 示波器垂直因数不宜过大或过小。垂直因数过大可能影响测试精度，垂直因数过小当电压值变化时波形容易超出屏幕显示范围，不便观察。一般设置为（1V—2V）/div较为适宜。1．反相器电压传输特性的测试

2）采用逐点测试法，即调节RW，使Vi从VO向高电平变化，用示波器逐点测得Vi及VO，记入表3.3.2中，然后绘成曲线。实测电路连接方式电位器

实测时，由于电源的影响以及每个具体器件的具体参数可能有差异，需对表格调整。当输出显著变化时，两个输入之间的间隔电压应设置较小，间隔0.25V或者更小。输入输出2.负载变化对输出的影响测试。1）输出为高电平时按图3.3.6连接电路，输入低电平，调节电位器RW从大到小得到任选5个r不同的电阻值(阻值不需记录)，对应不同阻值测输出数据填入下表并对数据进行分析。R1R2R3R4R5实测电路连接方式

调节10k电位器，使其中心抽头和左端之间的电阻约为300Ω，将它和100k电阻串联作为负载电阻。10k电位器100k电位器3.负载电容对输出的影响测试按图3.3.7连接电路，输入加入1KHzTTL信号，测试输出波形的上升时间（trise）。在输出和地之间加入0.01μ电容，测试此时输出波形的

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论