数字电子技术（第3版）-课件 第五章1

数字电子技术中北大学

DigitalElectronicsTechnology第5章时序逻辑电路

一概述二时序逻辑电路的分析方法三同步时序逻辑电路的设计四寄存器和移位寄存器五计数器六中规模时序逻辑电路的应用七本章小结5.1

概述二、电路结构及特点：

时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。一、时序逻辑电路定义

Q1

Qk1000Z1ZjY1YraibiΣQCPD存储电路组合电路X1Xi

时序逻辑电路是由组合逻辑电路和存储电路两部分组成，其中存储电路必不可少。

存储电路的输出状态必须反馈到输入端和输入信号共同确定时序电路的输出。门电路与触发器是组成时序逻辑电路的最小单元。第5章时序逻辑电路

三、时序逻辑电路分类同步时序电路：各触发器状态的变化都在同一时钟信号作用下同时发生。

异步时序电路：各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。（1）按各触发器接受时钟信号的不同分类：Z=1JKQQJKQQ&CPF1F0XZ&CPDQQF1DQQF0第5章时序逻辑电路

（2）按输出信号的特点分类：米利（Mealy）型时序电路：输出信号的状态不仅取决于存储电路的状态，而且还取决于输入变量。

摩尔（Moore）型时序电路：输出信号的状态仅取决于存储电路的状态。五、时序逻辑电路功能的描述:逻辑方程式、状态转换表、状态转换图、时序图六、典型电路寄存器、移位寄存器、计数器等。第5章时序逻辑电路

主要要求：

掌握同步时序逻辑电路的分析方法。（1）写出三组方程：

时钟方程、驱动方程、输出方程；（2）求状态方程；（3）列状态转换真值表；（4）逻辑功能描述；（5）画出状态转换图、时序波形图。5.2

时序逻辑电路的分析方法

第5章时序逻辑电路

7C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1[同步时序逻辑电路分析举例]试分析图示电路的逻辑功能，并画出状态转换图和时序图。解：这是时钟

CP下降沿触发的同步时序电路，CPC1C1C1分析时不必考虑时钟信号。RDRRR

电路工作前加负脉冲清零；工作时应置RD=1。分析如下：

第5章时序逻辑电路

C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1Q2nY=Q2nQ0n1J1KQ0n&&Q2n1JQ1n1K&Q0nJ2

=Q1nQ0n，J0

=K0=1J1

=K1=Q2n

Q0nK2=Q0n1J1K11.写方程式(1)

输出方程(2)

驱动方程Q0n代入

J2

=

Q1nQ0n

，K2=Q0nQ0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1n=

Q2nQ0nQ2n+1

=J2Q2n+K2Q2n=

Q1nQ0nQ2n+Q0n

Q2nJ0K0J1K1(3)

状态方程代入

J0

=K0=1代入

J1

=K1=Q2nQ0nJ2K2第5章时序逻辑电路

2.列状态转换真值表设电路初始状态为Q2Q1Q0=000，则0001000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态将现态代入状态方程求次态：

Q0n+1

=Q0n=0=1

Q1n+1

=Q2nQ0nQ1n=0·00=

0

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·0·0+0·0=

0将现态代入输出方程求YY=Q2nQ0n=0·0=0第5章时序逻辑电路

设电路初始状态为Q2Q1Q0=000，则将新状态作现态，再计算下一个次态。YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态0001000

Q0n+1

=Q0n=1=0

Q1n+1

=Q2nQ0nQ1n=0·10=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·1·0+1·0=

01000010

Y=Q2nQ0n=0·1=0第5章时序逻辑电路

可见：电路在输入第6个脉冲CP

时返回原来状态，同时在Y端输出一个进位脉冲下降沿。以后再输入脉冲，将重复上述过程。依次类推设电路初始状态为Q2Q1Q0=000，则YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态000100010000101000101010100100011100110010一直计算到状态进入循环为止第5章时序逻辑电路

圆圈内表示Q2Q1Q0的状态；箭头表示电路状态转换的方向；箭头上方的“

x/y

”中，x

表示转换所需的输入变量取值，y

表示现态下的输出值。本例中没有输入变量，故x

处空白。3.画状态转换图和时序图000001010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态00010001000010100010101010010001110011001000001000Q2Q1Q0x/y/0/0011100101/0/0/0/1第5章时序逻辑电路

000001010011100101Q2Q1Q0x/y/0/0/0/0/0/1CP123456必须画出一个计数周期的波形。100Q0Q1Q2000010Y110000000第5章时序逻辑电路

4.逻辑功能说明该电路能对CP脉冲进行六进制计数，并在Y端输出脉冲下降沿作为进位输出信号。故为能自启动的同步六进制加法计数器。第5章时序逻辑电路

二、异步时序逻辑电路的分析方法异步与同步时序电路的根本区别在于前者不受同一时钟控制，而后者受同一时钟控制。因此，分析异步时序电路时需写出时钟方程，并特别注意各触发器的时钟条件何时满足。第5章时序逻辑电路

分析举例[异步时序逻辑电路分析举例]试分析图示电路的逻辑功能，并画出状态转换图和时序图。这是异步时序逻辑电路。分析如下：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDCPC1C1C1RDRRR

FF1

受Q0

下降沿触发

FF0

和FF2

受CP

下降沿触发第5章时序逻辑电路

1.写方程式(1)

时钟方程(3)

驱动方程(2)

输出方程(4)

状态方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDQ2YCP1

=Q0FF1

由Q0

下降沿触发CP0

=CP2=CPFF0

和FF2由CP

下降沿触发Y=Q2n11J1K11J1KJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q2n11K1J&Q1nQ0n第5章时序逻辑电路

1.写方程式(1)时钟方程(3)

驱动方程(2)

输出方程(4)

状态方程CP1

=Q0FF1

由Q0

下降沿触发CP0

=CP2=CPFF0

和FF2由CP

下降沿触发Y=Q2nJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q0n+1

=

J0Q0n+K0

Q0nQ1n+1

=

J1

Q1n+K1

Q1nQ2n+1

=

J2

Q2n+K2

Q2n代入

J1

=K1=1代入

J2

=Q1nQ0n

K2=1=

Q2n

Q0n+1

Q0n=Q2nQ0n

=

1

Q1n+1

Q1n=Q1n

=

Q1nQ0nQ2n+1

Q2n=Q1nQ0n

Q2n代入

J0

=Q2n

，K0=1Q0n+1

=Q2nQ0nCP下降沿有效Q1n+1

=Q1n

Q0下降沿有效Q2n+1

=Q1nQ0n

Q2nCP下降沿有效第5章时序逻辑电路

2.列状态转换真值表设初始状态为Q2Q1Q0=0000100000

Q0n+1

=Q2n

·Q0n=0·0=1表示现态条件下能满足的时钟条件

Y=Q2n

=001

Q2n+1

=Q1nQ0nQ2n=0·0·0=

0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲CP0=CP，FF0

满足时钟触发条件。CP1=Q0

为上升沿，FF1

不满足时钟触发条件，其状态保持不变。CP2=CP，FF2满足时钟触发条件。第5章时序逻辑电路

2.列状态转换真值表设初始状态为Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲001010010

Q0n+1

=Q2n

·Q0n=0·1=0

Q1n+1

=Q1n=

0=1将新状态“001”作为现态，再计算下一个次态。

CP1=Q0

为下降沿，FF1

满足时钟触发条件。

Q2n+1

=Q1nQ0nQ2n=0·1·0=

0

Y=Q2n

=0第5章时序逻辑电路

2.列状态转换真值表设初始状态为Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲依次类推0010100一直计算到电路状态进入循环为止。100000100011100110010第5章时序逻辑电路

3.分析电路自启动功能将无效状态101、110、111代入到触发器的状态方程中，得到次态分别为010、010、000。4.画状态转换图000001010011100110101111第5章时序逻辑电路

必须画出一个计数周期的波形。110010100Q0Q1Q2000000CP12345Y000可见，当计数至第

5个计数脉冲CP

时，

电路状态进入循环，Y

输出进位脉冲下降沿。5.画时序图6.逻辑功能说明电路构成能自启动的异步五进制加法计数器，并由Y

输出进位脉冲信号的下降沿。第5章时序逻辑电路

主要要求：

掌握同步时序逻辑电路的设计方法。5.5时序逻辑电路的设计第5章时序逻辑电路

一、时序逻辑电路的设计方法（1）经典的设计方法采用触发器和门电路，通过一般设计步骤得到符合要求的逻辑电路。这种方法也称为小规模设计方法（SSI）。（2）采用标准中、大规模集成组件进行逻辑设计设计方法和步骤与经典的设计方法不同。这种方法也称为中规模设计方法（MSI）。（3）采用现场可编程逻辑器件FPGA和复杂可编程逻辑器件CPLD进行设计这部分内容在第8章中介绍。

第5章时序逻辑电路

二、同步时序逻辑电路的设计方法1.

根据设计要求，设定状态，画出状态转换图2.

状态化简：合并等价状态3.

状态分配，列出状态转换编码表：N≤2n4.

选择触发器的类型，求出状态方程、驱动方程、

输出方程5.

根据驱动方程和输出方程画逻辑图6.

检查电路有无自启动能力第5章时序逻辑电路

三、同步时序逻辑电路设计举例即在输入脉冲作用下，周期性地依次输出数码“1、0、1、0、0”。解：设计步骤由于上述5个状态中无重复状态，因此不需要进行状态化简。S0S1S2/1/0S3S4/1/0/0(1)

根据设计要求设定状态，画状态转换图。由于串行输出脉冲序列为10100，故电路应有5种工作状态，将它们分别用S0、S1

、

、S4

表示；将串行输出信号用Y表示，则可列出下图所示的状态转换图。[例1]

设计一个脉冲序列为10100的序列脉冲发生器。第5章时序逻辑电路

(2)

状态分配，列出状态转换编码表。将电路状态用二进制码进行编码，通常采用自然二进制码。采用的码位数n

与电路状态数N

之间应满足2n≥N>2n-1由于电路有5个状态，因此宜采用三位二进制代码。现采用自然二进制码进行如下编码：S0=000，S1=001，

，S4=100，由此可列出电路状态转换编码表如下：0000001S40001110S31110010S20010100S11100000S0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态状态转换顺序(3)根据状态转换编码表或编码后的状态转换图求输出方程和状态方程。第5章时序逻辑电路

10Q2nQ1nQ0n01000111×

×0

1

00×

0Q2nQ1nQ0n01000111×

×0

0

10×

11010Q2nQ1nQ0n01000111×

×0

0

01×

110Q2nQ1nQ0n01000111×

×0

0

01×

1Q2n+1

卡

诺

图Q1n+1

卡

诺

图Q0n+1

卡

诺

图Y

卡

诺

图输出方程为状态方程为第5章时序逻辑电路

nnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQ002021010101122102101211+==+=+==+++(4)选择触发器类型，并求驱动方程。由于JK

触发器的使用比较灵活，由此设计中多选用JK

触发器。选用JK

触发器。其特性方程为Qn+1=JQn+KQn

，将它与状态方程进行比较，可得驱动方程(5)

根据驱动方程和输

出方程画逻辑图。1,,1,02001012102======KQJQKQJKQQJnnnnnFF01J1KRC1FF11JRC1FF21JC11CPRD1KQ1&R&1K11YQ2Q0Q0

第5章时序逻辑电路

(6)

检查电路有无自启动能力。若电路由于某种原因进入了无效状态，通过继续输入时钟脉冲，能自动进入有效状态的，称为能自启动，否则称不能自启动。将3个无效状态101、110、111代入状态方程计算后，获得的次态010、010、000均为有效状态。例如

Q2nQ1nQ0n=101时：

Q2n+1=1·0·1=0

Q1n+1=1·0+1·0=1

Q0n+1=1·1=0其余同理因此，该电路能自启动。第5章时序逻辑电路

3．有输入信号的一般时序逻辑电路的设计举例S0——初始状态或没有收到1时的状态；

[例2]设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。例如：输入X 101100111011110输入Y 000000001000110解：

（1）根据设计要求，设定状态:：S2——连续收到两个1后的状态；S1——收到一个1后的状态；S3——连续收到三个1（以及三个以上1）后的状态。第5章时序逻辑电路

（3）状态化简。原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图:（2）根据题意可画出原始状态图：第5章时序逻辑电路

（4）状态分配。该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的三个代码表示。本例取S0=00、S1=01、S2=11。（5）选择触发器。本例选用2个D触发器。第5章时序逻辑电路

（6）求出状态方程、驱动方程和输出方程。列出D触发器的驱动表、画出电路的次态和输出卡诺图。由输出卡诺图可得电路的输出方程：第5章时序逻辑电路

根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图：由各驱动卡诺图可得电路的驱动方程：第5章时序逻辑电路

（7）画逻辑图。

根据驱动方程和输出方程，画出逻辑图。（8）检查能否自启动。第5章时序逻辑电路

[例3]

用JK触发器设计一个带进位输出的同步六进制加法计数器解：设计步骤(1)

根据设计要求设定状态，画状态转换图。第5章时序逻辑电路

(2)

状态分配，列出状态转换编码表。由于电路有6个状态，因此宜采用三位二进制代码。现采用自然二进制码进行如下编码：S0=000，S1=001，

，S4=100，S5=101，由此可列出电路状态转换编码表如下：计数脉冲个数

C12345600000101001110010100101001110010100000000112110111ø

ø

øø

ø

øøø第5章时序逻辑电路

输出方程为状态方程为10Q2nQ1nQ0n01000111×

×1

1

000

0Q2nQ1nQ0n01000111×

×0

0

100

11010Q2nQ1nQ0n01000111×

×1

0

010

110Q2nQ1nQ0n01000111×

×0

0

001

0Q2n+1

卡

诺

图Q1n+1

卡

诺

图Q0n+1

卡

诺

图c

卡

诺

图第5章时序逻辑电路

(4)选择触发器类型，并求驱动方程。由于JK

触发器的使用比较灵活，由此设计中多选用JK

触发器。选用JK

触发器。其特性方程为Qn+1=JQn+KQn

，将它与状态方程进行比较，可得驱动方程(5)

根据驱动方程和输

出方程画逻辑图。第5章时序逻辑电路

(6)

检查电路有无自启动能力。若电路由于某种原因进入了无效状态，通过继续输入时钟脉冲，能自动进入有效状态的，称为能自启动，否则称不能自启动。将2个无效状态110、111代入状态方程计算后，获得的次态111、000均为有效状态。因此，该电路能自启动。第5章时序逻辑电路

主要要求：

理解寄存器和移位寄存器的作用和工作原理。了解集成移位寄存器的应用。5.3

寄存器和移位寄存器

第5章时序逻辑电路

一、寄存器

寄存器是计算机或其他数字系统的主要部件之一，它用来暂时存放数据或代码的逻辑部件。寄存器的构成触发器门构成的控制电路寄存数保证信号的接收和清除

一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。第5章时序逻辑电路

下面请看置数演示二、基本寄存器Register，用于存放二进制数码。4位寄存器Q0

Q1

Q2Q3

Q0

Q1

Q2

Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D

R

R

R

R

D1

D2

D3C11DCR1D1D1D1D由D触发器构成，因此能锁存输入数据。D0D1

D2D3RRRR1CR

CR为异步清零端，当CR=0时，各触发器均被置0。寄存器工作时，CR应为高电平。

D0~D3称为并行数据输入端，当时钟CP上升沿到达时，D0~D3

被并行置入到4个触发器中，使Q3Q2Q1Q0=D3D2D1D0。D0D1

D2D3D0D1

D2D3D0D1

D2D3在CR=1且CP上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。Q0

Q1Q2

Q3

Q0~Q3是同时输出的，这种输出方式称并行输出。第5章时序逻辑电路

三、移位寄存器在控制信号作用下，可实现右移也可实现左移。双向移位寄存器单向移位寄存器左移寄存器右移寄存器每输入一个移位脉冲，移位寄存器中的数码依次向右移动1位。每输入一个移位脉冲，移位寄存器中的数码依次向左移动1位。Shiftregister用于存放数码和使数码根据需要向左或向右移位。第5章时序逻辑电路

右移输入D0D1D3DID2右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲CP右移位寄存器由D

触发器构成。在CP上升沿作用下，串行输入数据DI逐步被移入

FF0中；同时，数据逐步被右移。D0=DI，D1=Q0，D2=Q1，D3=Q2。DI右移输入D0Q0右移输出D1D2D3Q1Q2Q31D1D1D1D（一）单向移位寄存器的结构与工作原理第5章时序逻辑电路

设串行输入数码DI=1011，电路初态为

Q3Q2Q1Q0=0000。可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。1011140101130010020001110000