新能源汽车电力电子技术 课件 第9章 数字电路

第9章数字电路9.1数字电路基本概念9.1.1模拟信号与数字信号9.1.2数字信号与数字电路9.1.1模拟信号与数字信号图9-1模拟信号与数字信号对比9.1.2数字信号与数字电路1.数字信号数字信号是脉冲信号,其持续作用的时间可短至几微秒,甚至几纳秒。图8-2为常见脉冲信号波形。在工业检测与控制的数字电路中最常用的是矩形脉冲信号,它一般是电压波形,可用电位的高低来表示,分别称为高电平和低电平。高电平和低电平是数字信号的两种状态,一般高电平是指高电位,低电平是指低电位。通常情下数字电路设计3.5V～５V是高电平,而０V～1.5V为低电平。图9-2常见的几种脉冲信号波形8.1.2数字信号与数字电路1.数字信号

图9-3实际的往矩形脉冲波形9.1.2数字信号与数字电路2.数字电路9.1.2数字信号与数字电路2.数字电路9.2逻辑门电路9.2.1基本逻辑门电路9.2.2集成逻辑门电路9.2.1基本逻辑门电路

为了详细描述逻辑关系，常把“条件”和“结果”的各种可能性列成表格对应表示出来，下表为与逻辑关系表。如果用二值逻辑变量来表示上述关系，假设开关接通和灯亮均用

表示；开关不通(断)和灯不亮(灭)均用

表示，则可得到用逻辑变量的取值反映逻辑关系的表格称为逻辑真值表，简称真值表。在逻辑代数中，把逻辑变量之间逻辑与关系称作与运算，也叫逻辑乘运算，并用符号“•”表示与。因此，、

和

的与逻辑关系可写成1.与门(逻辑与)开关A开关B灯YABY断开

断开灭000断开

闭合灭010闭合

断开灭100闭合

闭合亮111下图给出了指示灯的两开关串联控制电路。由图可知，只有

和

两个开关全都接通时，指示灯

才会亮；如果有一个开关不接通，或两个开关均不接通，则指示灯不亮。由此例我们可以得到这样的逻辑关系：只有决定事物结果(灯亮)的几个条件(开关

和

接通)同时满足时，结果才会发生。这种因果关系称为逻辑与，也叫与逻辑关系。与逻辑举例电路与逻辑符号、和的与逻辑关系可写成9.2.1基本逻辑门电路1.与门(逻辑与)下图给出了指示灯的两开关并联控制电路，只要任何一个开关(或

)接通或两个均接通，指示灯

都会亮；如果两个开关均不接通，则灯不亮，这种因果关系称为逻辑或，也叫或逻辑关系，或逻辑关系也可以用逻辑符号表示。用二值逻辑变量不难列出或逻辑关系的真值表，如下表所示。

或逻辑举例电路或逻符号或辑真值表逻辑变量之间逻辑或关系，也称为或运算，也有叫做逻辑加法运算，因此，

、

和

的逻辑关系表达式为ABY0000111011119.2.1基本逻辑门电路2.或门(逻辑或)由图所示电路可知，当开关

A接通时，指示灯

Y不亮；而当开关

A不接通时，指示灯Y亮,它所反映因果关系称为逻辑非，也叫非逻辑关系。假设开关接通和灯亮均用1表示，开关不通和灯不亮均用

0表示，则可得到逻辑非的真值表。电路举例图非逻辑符号非逻辑真值表在逻辑代数中，逻辑非称为非运算，也称作求反运算。通常在变量上方加一短线表示非运算，所以逻辑表达式可写为Y=AY01109.2.1基本逻辑门电路3.非门(逻辑非)与、或、非三种逻辑运算是最基本的逻辑函数。利用三种基本的与、或、非运算，可以组合成几种常用的复合逻辑运算，以实现各种预期的逻辑功能。下表给出了几种常用的复合逻辑运算的名称、逻辑符号和逻辑函数式。与非或非异或同或与或非Y=A⊙B4.常用的复合逻辑门9.2.1基本逻辑门电路9.2.2集成逻辑门电路(a)74LS00的引脚排列图

(b)74LS20的引脚排列图图9-7两种常见的74系列TTL与非门外引线排列图9.3组合逻电路9.3.1加法器9.3.2编码器9.3.3译码器和数字显示电路9.3.1加法器加法器是数字系统中最基本的运算单元。1.半加器不考虑低位的进位，只求本位的两个二进制数相加，称为半加。设两个一位二进制数

A、B相加，

S表示

和

两个数半加和，

C为进位,列出半加器的真值表.半加器真值表ABSC0000011010101111根据上面分析，半加器可用一个异或门和一个与门实现。半加器的逻辑电路和逻辑符号如图所示。半加器的逻辑电路和逻辑符号9.3.1加法器2.全加器全加器除了最低位是加数和被加数两个二进制数相加，而对于其他位而言，不仅要考虑该位的被加数

，加数

，而且还要考虑来自低位的进位

。这三个数相加，得到本位和数

，和进位

，实现这种加法运算功能的电路称为全加器。全加器真值表00000001010100101110100011011011010111119.3.1加法器由真值表可以看出,和函数

就是奇数电路，即输入变量为奇数个1时为1，否则为0。进位函数就是一个三变量的多数表决器。两者凑起来，就组成一个全加器，但这不是最佳方案。采用异或门电路或者用与非门电路较简。全加器逻辑电路图及其逻辑符号9.3.1加法器9.3.2编码器

1.二进制编码器1位二进制数可表示“1”和“0”两种状态，n位二进制数则有种状态。种状态能表示个数据和信息。编码就是对种状态进行人为的数值指定，给每一种状态指定一个具体的数值。三位二进制编码器符号及编码电路

2.二－十进制编码器将十进制的十个数码0、1、2、3、4、5、6、7、8、9编成二进制代码的电路称二－十进制编码器。(1)确定二进制代码的位数编码的输入信号～共十个数码，可知输出为四位二进制代码。(2)列编码表四位二进制代码共有十六种状态，其中任何十种都可以表示0～9十个数码，编码方案很多，最常用的是8421按

编码方式编码，见下表。9.3.2编码器输

入

信

号输出信号I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0100000000001000000000010000000000100000000001000000000010000000000100000000001000000000010000000000100000000110000111100001100110001010101018421编码表9.3.2编码器逻辑图如图所示。计算机的键盘输入电路就是由编码器组成的。按下某一个按键就输入相应的一个十进制数码。8421编码器逻辑图9.3.2编码器9.3.3译码器和数字显示电路1.二进制译码器二进制译码器就是要把用二进制编码的信号还原出来。

CT74LS139就是一个双2线-4线译码器。除此以外，还有

2线-4线译码器、

3线-8线译码器等。下图为是常用的

3线-8线译码器

的外引线排列图。3线-8线译码器的外引线图3线-8线译码器的功能表使能控制输

入

输

出S××01111111110×0000000001×00000000××000001111××001110011××01001010111101111111111101111111111101111111111101111111111101111111111101111111111101111111111109.3.3译码器和数字显示电路2.显示译码器（1）半导体数码管显示器半导体数码管是当前使用最广泛的显示器件之一，它将十进制数码分成七个字段，每个字段为一发光二极管，排列成图所示的字形结构封装而成。

半导体数码管的结构9.3.3译码器和数字显示电路半导体数码管内部的七个发光二极管有共阴极和共阳极两种接法，如图所示。对于共阴极接法的数码管，阴极接地，当任一字段接高电平时，该字段发光；而共阳极接法的数码管，阳极接高电平，只有当某一字段接低电平时，该字段才发光。

共阴极接法共阳极接法数码管的两种接法9.3.3译码器和数字显示电路(2)液晶显示器液晶即液态晶体，它既具有液体的流动性和连续性，又具有晶体的某些光学特性。其透明度和颜色受外加电场的控制，利用这一特点制成七段液晶数码显示器。当无电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当相应的字段加外电场时，破坏了液晶分子的整齐排列，使入射光线被散射，透明的液体变浑浊，从而显示出相应的字型来。当外加电场消失时，液晶又恢复到整齐排列状态，显示的数字也随之消失。9.3.3译码器和数字显示电路显示译码器

七段显示译码器就是将8421代码译成对应的七个字段信号，驱动显示器显示出相应的十进制数码,下图为74LS247显示译码器功能示意图。A、B、C、D四个输入端，输入为码。～七个输出端(低电平有效)，为消隐控制端，当时，七个字段全灭，显示器不显示数字。为试灯输入端，检查工作是否正常，，时，七个字段全亮，显示8。为灭0输入端，，，输入均为0时，灭0。74LS247显示译码器功能示意图

9.3.3译码器和数字显示电路9.4时序逻辑电路9.4.1触发器9.4.2寄存器9.4.3计数器9.4.1触发器1.基本

触发器基本

触发器是构成各种功能触发器的最基本单元，用两个与非门构成基本

触发器的逻辑图如图所示。基本RS触发器的状态表基本RS逻辑图基本RS逻辑符号SR1010011001

不定2.同步

触发器在上述RS触发器中增加与非门

、

构成的引导电路，构成同步RS触发器。这里，时钟信号

作为CP,、

与非门的一个输入信号。同步RS触发器的逻辑电路和符号如图所示。同步RS逻辑图

同步RS逻辑符号9.4.1触发器同步

RS触发器利用输入

R、

S端的高电平实现置0和置

1，而基本RS触发器是利用输入

、

端的低电平实现置

0和置

1。同步RS触发器的状态表CPSR01111×0101×001110不定9.4.1触发器3.主JK从型

触发器如图所示的是

触发器的逻辑图及它的逻辑符号。它由两个同步RS触发器组成，两者分别称为主触发器和从触发器

主从JK触发器的逻辑电路主从JK触发器图形符号9.4.1触发器列出JK型主从触发器的逻辑功能，见下表。由于主从型触发器输出状态的改变都是发生在CP从1下跳为0时，故称为下降沿触发。JK型主从触发器不会产生空翻现象。主从型JK触发器的逻辑功能JK00110101（不变）0（与J同）1（与J同）（翻转）9.4.1触发器4.触发器逻辑功能的转换

(1)JK触发器转换成

D触发器将

JK触发器的输入端连接一个反相器。(2)JK触发器转换成

T触发器将JK触发器的输入端连在一起，称为

T端。JK触发器转换成D触发器JK触发器转换成T触发器9.4.1触发器9.4.2寄存器1.数码寄存器具有接收数码和清除原有数码功能的寄存器称为数码寄存器。下图为由四个D触发器构成的4位数码寄存器的逻辑图。当清零端为0时，4个触发器

～

同时被置

。寄存器工作时，清零端应为高电平1。由4个D触发器构成的4位数码寄存器2.移位寄存器(1)单向移位寄存器下图为由

D触发器构成的单向右移位寄存器(由低位向高位)。由第一个触发器接收数据，每个触发器的输出依次作为下一个触发器的输入。设输入数码为

1101，那么在移位脉冲作用下，输入数码移入触发器。由D触发器构成的单向移位寄存器9.4.2寄存器移位寄存器中数码移动的情况见下表。从表中可以看出，当过来四个CP移位脉冲

后，数码

1011就由端

并行输出，如果想得到串行输出信号，则只需要再输入

4个脉冲，这时1011便由

端依次输出。同理，我们也可以构成左向移位寄存器(由高位向低位)。右向移位寄存器的状态表

移位脉冲CP输入数据移位寄荐器中的数码012341011010110010100010000019.4.2寄存器(2)双向移位寄存器如果通过适当的控制电路，将左移和右移的寄存器结合到一起，便构成双向移位寄存器。下图为集成双向移位寄存器CT74LS194的逻辑功能示意图。图中

为置0端，

～

为并行数码输入端，为右移串行数码输入端，为左移数码串行输入端，

、

为工作方式控制端，

～

为并行数码输出端，

CP为移位脉CT74LS194的逻辑功能示意图冲输入端。9.4.2寄存器9.4.3计数器

1.二进制计数器二进制只有0和1两个代码，其加法规则是“逢二进一”由于双稳态触发器有0和1两种稳态，因此，可以考虑用双稳态触发器的四位二进制加法计数器状态表输出来表示二进制的每一位代码，

n位二进制计数器电路需要n个触发器。CPQ3Q2Q1Q0十进制数CPQ3Q2Q1Q0十进制数012345670000000100100011010001010110011101234567891011121314151000100110101011110011011110111189101112131415(1)异步二进制加法计数器初始时计数器置

0，每来一个计数脉冲

CP，相应的二进制数加一，计满

16个

CP时，计数器又回到全

0状态，开始新的循环，故四位二进制加法计数器又称为十六进制计数器。但应当注意的是，四位二进制加法计数器能记的十进制数的范围是

0～15，在16时已经溢出。异步4位二进制加法计数器9.4.3计数器(2)同步二进制加法计数器同步计数方式将计数脉冲同时加到各触发器

端，那么当计数脉冲到来时，各触发器实现同时工作，故称为同步触发器。同步二进制加法计数器的逻辑图9.4.3计数器(3)集成二进制计数器下图所示为集成四位二进制同步加法计数器

74LS161的逻辑功能示意图。

为同步置数控制端，为异步置

控制端，

和

为计数控制端，

～

为并行数据输入端，

～

为输出端，

为进位输出端。集成计数器74LS161逻辑功能示意图9.4.3计数器2.十进制计数器十进制计数器是在二进制计数器的基础之上得到的。十进制计数器只有10种状态。（1）异步十进制计数器下图为异步十进制加法计数器的工作波形，当第十个脉冲输入时，计数器从

1001直接跳到

0000，实现十进制计数异步十进制计数器工作波形9.4.3计数器利用4个JK触发器组成十进制加法计数器,可画出异步十进制加法计数器的逻辑图，如下图所示。异步十进制计数器9.4.3计数器（2）集成十进制同步计数器集成十进制同步计数器74LS160的逻辑功能示意图和功能表与74LS161相同。但因为74LS160是十进制计数器，所以

9.4.3计数器9.5

555集成定时器9.5.1555定时器的结构9.5.2555定时器的功能9.5.1555定时器的结构1.电路组成如图所示为双极型5G555定时器内部结构逻辑图及符号图5G555定时器2.基本功能定时器的逻辑功能见下表。555定时器的逻辑功能表9.5.2555定时器的功能9.6模拟信号与数字信号的转换9.6.1A/D转换器9.6.2D/A转换器8.6.1A/D转换器1.集成A/D转换器ADC0808图9-25ADC0808内部框图8.6.1A/D转换器1.集成A/D转换器ADC0808地址码选通通道CBA0000010100111001011101