《数字电子技术基础》课件第3章集成逻辑门

>总目录退出数字集成电路的分类各种系列门电路的性能比较数字集成电路型号的命名法CMOS，ECL器件型号组成符号意义TTL与非门的工作原理TTL与非门的特性与参数集电极开路（OC）门三态门CMOS逻辑器件第三章集成逻辑门3.1数字集成电路的分类一.按工艺结构区分：1.按工艺区分IIL电路54/74系列54H/74H系列54LS/74LS系列54AS/74AS系列54ALS/74ALS系列CMOS电路NMOS电路PMOS电路ECL电路HTL电路TTL电路54HC/74HC系列54HTC/74HTC系列4000系列Bi-CMOS型MOS型双极型总目录退出><目录2.按输出结构区分推拉式输出或CMOS反向器输出OC输出或OD输出三态输出二.按集成度（单个芯片所含门的个数）区分：1.小规模集成电路（SmallScaleIntegration，SSI，10门以下/片）2.中规模集成电路（MediumScaleIntegration，MSI，100门以下/片）3.大规模集成电路（LargeScaleIntegration，LSI，1000门以上/片）4.超大规模集成电路（ＶeryLargeScaleIntegration,VLSI,10000门以上/片)总目录退出><目录三.按数字系统设计方法分类:总目录退出><目录1.通用型中规模（MSI），小规模（SSI）集成逻辑件。2.由软件组态的大规模（LSI），超大规模（VLSI）集成逻辑器件，如微处理器、单片机、通用和专用数字信号处理器等。3.专用集成电路ASIC。***全定制半定制PLDPROMPLAPALGALCPLDFPGA各种系列门电路的性能比较总目录退出><目录3.2TTL与非门第一级V1多射级输入（与）TTL与非门的各级工作状态总目录退出><目录

工作原理第二级V2反相第三级V3—V5互补推挽输出高电平3.6V低电平0.3V多射极晶体管的结构及等效电路总目录退出><目录3.3TTL与非门的特性与参数⒈电压传输特性DE段（饱和区）:Ui>1.4V

V2,V5饱和UT：阀值电压1.4VUOFF：开门电平

UON：

关门电平总目录退出><目录AB段（截止区）:Ui<=0.6V

V2,V5截止BC段（线性区）0.6<Ui<1.3V

V2导通,V5截止

V2输入电阻=R3V2反相放大CD段（转折区）:1.3=<Ui<1.4VV2,V5导通

V2输入电阻=R3//Rbe5V2的放大倍数增加UiROFF—关门电阻=0.7KRON—关门电阻=2KTTL门输入电阻与输入电压的关系RI<0.7K时UI=VLRI>2K时UI=VH总目录退出><目录2.输入负载特性例：电路如图所示，标出输出电压的高低值3.输出特性①与非门处于输出低电平②与非门处于输出高电平TTL与非门输出低电平的输出特性TTL与非门输出高电平的输出特性总目录退出><目录（此时，IL为灌电流。为保证UOL≤0.35V，通常ILmax≤25mA）（此时，IL为拉电流。为保证UOH输出高电平，通常IL≤14mA）4.扇入扇出系数扇入系数Ni：逻辑门的输入端数。制造时已确定扇出系数No：一个逻辑门驱动同类门的个数。总目录退出><目录5.平均延迟时间tpdtpd=（tPHL+tPLH）12总目录退出><目录3.3集电极开路（OC）门集电极开路的门电路（OpenCollectorGate），简称OC门。其电路结构和逻辑符号如下图所示：（a）集电极开路与非门电路（b）OC门逻辑符号BAFR3R2R1BAF总目录退出><目录OC门的输出端可以直接并联在一起，但需要外接电阻OC门的并联处实现“线与”F=AB•CD=AB+CDCBFDAVCC总目录退出><目录3.4三态门三态输出门（简称三态门）是在普通门电路的基础上，增加控制端和控制电路构成。其电路结构图和逻辑符号如下图所示：EN=1F=ABEN=0F为高阻ENBFAVCCABENEN总目录退出><目录总目录退出><目录ABENFVCCENABENThree-stateNOTgateThree-stateANDgateThree-state

NAND

gate总目录退出><目录eF0b1aQuestionF=?总目录退出><

线或（Wired-OR）

F=ae+be目录总目录退出><目录三态门的应用1.双向传输EN=0时G1工作G2高阻数据从DADBEN=1时G2工作G1高阻数据从DBDA2.实现分时传送

实现在同一个公用通道上分时传送n个不同的信息，各个三态门可以在ENi的控制下与总线相连或脱离。挂接总线的三态门任何时刻只能有一个控制端有效。DisplayPrinterkeysCPU100100数据Bus地址总线总目录退出><目录3.简单计算机应用3.5CMOS集成逻辑门3.5.1CMOS反相器(a)反相器电路

(b)反相器简化电路V1截止V2导通V1导通V2截止3.5.2CMOS逻辑门当A、B均为高电平输入时，V1、V2同时导通，输出F为低电平。当输入A、B中有一个或者两个均为低电平时，V1、V2中有一个或两个截止，输出F总为高电平。只要A、B输入中有一个为高电平时，V1或V2有一个导通，输出F就为低电平。只有当A、B输入同时为低电平时，才使V1和V2同时截止，V3和V4同时导通，输出F才为高电平。

Bi-CMOS这种门电路的特点是逻辑部分采用CMOS结构，输出极采用双极型三极管，因此兼有CMOS电路的低功耗和双极型电路低输出内阻的优点。3.5.3Bi-CMOS反相器的两种电路结构型式总目录退出><目录两个双极型输出管的基极接有下拉电阻。

当Vi=ViH时，T2，T4导通，T1，T3截止，Vo=VoL。当Vi=ViL时，T1，T3导通，T2，T4截止，Vo=VoHViVoT1T2T3T4VD用T2，T4取代R1，R2，形成有源下拉式结构。

当=ViH时，T2，T3和T6导通，T1，T4和T5截止，Vo=VoL。当Vi=ViL时，T1，T4和T5导通，T2，T3