《电子技术基础》课件-项目7 时序逻辑电路的仿真与实训

《电子技术基础》项目7时序逻辑电路的仿真与实训7.1时序逻辑电路的分析7.2定时电路7.3计数器7.4寄存器概述

时序逻辑电路：任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。它由组合逻辑电路和存储电路组成。一、时序逻辑电路的组成存储电路组合逻辑电路…………x1xnz1zmq1qjy1yk逻辑关系：向量函数形式：输出方程驱动方程状态方程二、时序逻辑电路的分类

没有统一的时钟脉冲信号，各触发器状态的变化不是同时发生，而是有先有后。按照触发器的动作特点同步时序逻辑电路异步时序逻辑电路

所有触发器的状态变化都是在同一时钟信号作用下同时发生的。1JC11K1JC11K1JC11K&&FF1FF0FF2ZCPQ2Q1Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0

输出状态仅与存储电路的状态Q有关，而与输入X无直接关系。或者没有单独的输出。按照输出信号的特点米里（Mealy）型摩尔（Moore）型

输出状态不仅与存储电路的状态Q有关，而且与外部输入X也有关。三、时序逻辑功能的描述方法1.逻辑方程式输出方程驱动方程（激励方程、输入方程）状态方程2.状态转移表

状态转移表也称状态迁移表或状态表，是用列表的方式来描述时序逻辑电路输出Z、次态Qn+1和外部输入X、现态Qn之间的逻辑关系。次态

输入

/输出现态XQnQn+1/Z时序逻辑电路状态表XQnQn+1Z3.状态转移图X1X0/ZQ1Q0Q2Q1Q00001111001/111/011/010/111/001/111/010/110/101/110/1000001010011111110101100

状态转移图也称状态图，是用几何图形的方式来描述时序逻辑电路输入X、输出Z以及状态转移规律之间的逻辑关系。4.时序图（波形图）

时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律。7.1时序逻辑电路的分析一、时序逻辑电路的分析方法

时序逻辑电路的分析，就是根据给定的时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状态及输出的变化规律，从而了解该时序逻辑电路的逻辑功能。①根据给定逻辑图，写出时序电路的输出方程和各触发器的驱动方程；②将驱动方程代入所用触发器的特征方程，获得时序电路的状态方程；③根据时序电路的状态方程和输出方程，建立状态转移表；④由状态转移表画出状态图，进而画出波形图。⑤分析电路的逻辑功能。例：分析下图所示同步时序电路的逻辑功能。二、同步时序逻辑电路的分析举例1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q0“1”解：①求驱动方程和输出方程（米里型）②求状态方程③列状态表Q1Q0X/Z000110111/01/01/11/00/00/00/00/0④画状态图设Q1Q0的初始状态为00。⑤画工作波形图Q1Q0X/Z000110111/01/01/11/00/00/00/00/0Q0Q1ZX123456789CP⑥逻辑功能分析分析得：当外部输入X=0时，状态转移按00→01→10→11→00→…规律变化，实现模4加法计数器的功能；当X=1时，状态转移按00→11→10→01→00→…规律变化，实现模4减法计数器的功能。所以，该电路是一个同步模4可逆计数器。X为加/减控制信号，Z为借位输出。0/0Q1Q0X/Z000110111/01/01/11/00/00/00/0练习：分析下图所示同步时序电路的逻辑功能。解：①求输出方程和驱动方程②求状态方程③列状态表（摩尔型）④画状态图⑤画波形图123456CPQ0Q1Q2设Q2Q1Q0的初始状态为000。⑥逻辑功能分析

从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T的脉冲以三次分配给Q0、

Q１和Q2各端，因此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。闭合回路中的为“有效状态”闭合回路外的为“无效状态”

当电路处于任一无效状态时，若能在时钟信号作用下进入有效状态，称该电路具有自启动能力；否则，该电路无自启动能力。例：分析下图所示异步时序电路的逻辑功能。三、异步时序逻辑电路的分析举例解：①求驱动方程（摩尔型）CP1JC11KFF1Q1Q11JC11KFF2&Q2Q21JC11KFF0Q0Q0CP0CP1CP2000001010011100101110111②求状态方程③列状态表000100001010000001100110④画状态图100Q2Q1Q0111110101011010001000⑤逻辑功能分析分析得：该电路是一个异步五进制（模5）加法计数器电路，且电路具有自启动功能。练习：分析下图所示异步时序电路的逻辑功能。解：①求驱动方程②求状态方程（摩尔型）③列状态表000001010011100101110111100001111010101010011001④画状态图100Q2Q1Q0111110101011010001000

由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器，且具有自启动功能。⑤画波形图⑥逻辑功能分析CPQ0Q1Q2设Q2Q1Q0的初始状态为000。概述一、脉冲信号

脉冲是脉动和短促的意思，凡是具有不连续波形的信号均可称为脉冲信号。广义讲，各种非正弦信号都是脉冲信号。(a)矩形波(b)方波(c)尖脉冲(d)锯齿波7.2定时电路

在数字系统中常常需要用到各种幅度、宽度以及具有陡峭边沿的矩形脉冲信号，如触发器的时钟脉冲（CP）。获取这些脉冲信号的方法通常有两种：①脉冲产生电路直接产生；②利用已有的周期信号整形、变换得到。脉冲整形、变换电路——单稳态触发器施密特触发器；脉冲产生电路——多谐振荡器；多用途的定时电路——555定时器。二、脉冲信号的参数trtftWT0.9Um0.5Um0.1UmUm矩形脉冲信号的主要参数脉冲幅度脉冲周期脉冲宽度上升时间下降时间占空比D－－脉冲宽度与脉冲周期的比值，D＝tW/T

。一、555定时器555定时器是一种多用途的数字—模拟混合集成电路，目前应用十分广泛。通常只需外接几个阻容元件,就可以构成各种不同用途的脉冲电路,如多谐振荡器、单稳态触发器以及施密特触发器等。

555定时电路有TTL集成定时电路和CMOS集成定时电路,双极型产品型号最后数码为555，CMOS型产品型号最后数码为7555。其功能和外部引脚排列完全相同。1、555定时器的电路结构TR＋－C1UR15k5k＋－C25kUR2&&&14G1RQQG2SG3G43VT8UCCUCOu6(TH)5()6217oRD2放电端uu12348765地2oRDUCC放电端6UCO555uuuTR＋－C1UR15k5k＋－C25kUR2&&&14G1RQQG2SG3G43VT8UCCUCOu6(TH)5()6217oRD2放电端uu（1）分压器电压控制端①5脚悬空时，，；②5脚外接控制电压UCO时，。注：当5脚不加控制电压时，通常经过一个0.01µF的电容接地，以抑制干扰。TR＋－C1UR15k5k＋－C25kUR2&&&14G1RQQG2SG3G43VT8UCCUCOu6(TH)5()6217oRD2放电端uu（2）电压比较器U+≥U-时，Ci＝1；U+＜U-时，Ci＝0。

高触发输入端低触发输入端（3）基本RS触发器RSQn+100不定01010111Qn异步清零端TR＋－C1UR15k5k＋－C25kUR2&&&14G1RQQG2SG3G43VT8UCCUCOu6(TH)5()6217oRD2放电端uu（4）放电三极管VT是一个集电极开路的放电三极管。当uO＝0时，VT导通；当uO＝1时，VT截止。

2、555定时器的功能TR＋－C1UR15k5k＋－C25kUR2&&&14G1RQQG2SG3G43VT8UCCUCOu6(TH)5()6217oRD2放电端uu

定时器的主要功能取决于两个比较器输出对RS触发器和放电管VT状态的控制。不变不变1导通01截止11导通0××0VTuOu2u6输出输入555定时器功能表5脚不接控制电压，则，。二、施密特触发器1、工作特性：

（1）具有两个稳态；（2）属于电平触发，缓慢变化的信号也可以作为输入信号，当输入信号达到某一特定值时，输出电平就发生突变；（3）输入信号从低电平上升时，电路状态转换时对应的输入电平，与输入信号从高电平下降时对应的输入转换电平不同。uo0UT－UT+uI电压传输特性①输入信号上升时对应的转换电平UT+

，称为正向阈值电压；②输入信号下降时对应的转换电平UT－

，称为负向阈值电压；③差值ΔU＝UT+－UT-，称为回差电压。反向输出施密特触发器2、555定时器构成的施密特触发器（1）电路结构和逻辑符号846210.01µF3UCCuIuo5555

施密特触发器的特性和符号。

UT+

：正向阈值电压UT-：负向阈值电压

回差电压:

UH=UT+

-

UT-

施密特触发器(a)反相输出的传输特性(b)反相输出的符号图(C)同相输出的传输特性.综之：①当5脚不接控制电压时，②当5脚接控制电压UCO时，比较电压变为UCO和（1/2）UCO，

uot00uI13UCC23UCCtU-­U+uOHuOL（2）工作原理(1)上升过程：①时，uO＝1；②时，uO保持不变；③时，输出翻转uO＝0。(2)下降过程：①时，uO＝0；②时，uO保持不变；③时，输出翻转uO＝1。5脚经过0.01µF电容接地，则，。3、施密特触发器的应用（1）波形变换

施密特触发器可以将边沿变化缓慢的周期性信号变换成边沿陡峭的矩形脉冲信号。（2）波形整形

施密特触发器可以将不规则的波形整形为矩形波。uot0uot0uIt0U+U－U－'(a)(b)(c)若适当增大回差电压，可提高电路的抗干扰能力。

利用施密特触发器，从一串幅度不等的脉冲中，将幅度较大的信号鉴别出来，称为幅度鉴别，其波形如下图示．当输入脉冲幅度大于UT+时，有信号输出，小于UT-时，无信号输出．（3)幅度鉴别

从一系列幅度不同的脉冲信号中选出幅度大于正向阈值电压UT+的输入脉冲，即对幅度进行鉴别。uIUT+UT-t0uo0t输入输出UT+UT－幅度鉴别的输入、输出波形三、单稳态触发器

单稳态触发器是一种只有一个稳定状态的电路,它的另一个状态是暂稳态。在外加触发脉冲作用下,电路能够从稳定状态翻转到暂稳状态,经过一段时间后,靠电路自身的作用,将自动返回到稳定状态,并在输出端获得一个脉冲宽度为Tw的矩形波。由外界触发自动返回稳定状态稳定状态暂稳态恢复期1、工作特性：（1）它有稳态和暂稳态两个不同的工作状态；（2）在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，电路能自动返回稳态；（3）暂稳态不能长久保持，其维持时间的长短取决于电路自身参数，与外界触发脉冲无关。2、555定时器构成的单稳态触发器48762315uCCuouIRUCC0.01μF5555脚经过0.01µF电容接地，则，。③恢复期：

VT导通，电容C迅速放电，直到使uC≈0，电路又恢复到稳态。②暂稳态：u2触发脉冲下降沿到达时（），电路进入暂稳态，uO＝1。当时，uO＝0，暂稳态结束。（1）工作原理①稳态：

无触发信号时，uI为高电平。电容先充电后放电，当uC＝0时，电路进入稳态：uO＝0。TuI13UCC0uo0tWTWuC023UCCtttUCC48762315uCCuouIRUCC0.01μF555波形图

电路对输入触发脉冲的宽度有一定要求，它必须小于tW。若输入触发脉冲宽度大于tW时，应在u2输入端加入微分电路。因此可得（2）输出脉冲宽度tW

输出脉冲宽度tW是暂稳态的停留时间，即电容C的电压从0充电到所需的时间。根据电容C的充电过程可知：

上式说明：单稳态触发器输出脉冲宽度tW仅决定于定时元件R、C的取值，且成正比关系，而与输入触发信号和电源电压无关，因此调节R、C的大小，即可方便地改变tW。矩形脉冲的周期与输入的触发信号周期相同。2、单稳态触发器的应用（1）脉冲整形IutWOu

单稳态触发器能够把输入的不规则脉冲信号uI，整形为具有一定幅度和一定宽度的标准矩形脉冲uO。uO的幅度取决于单稳态电路输出的高、低电平，宽度tW决定于定时元件R和C。单稳态触发器的整形波形（2）脉冲延时

脉冲延时电路一般要用两个单稳态触发器完成。延时时间为tW1，它决定于第一级单稳态触发器的定时元件R和C。11uIu0（tW1）（tW2）单稳态触发器的延时波形

下图(a)所示电路利用单稳态电路的输出uo作为其它电路的触发信号。利用uo下降沿去触发JK触发器,实现单稳态电路的延时作用

由图(b)可见,uo的下降沿比输入触发信号ui的下降沿延迟了tw。因此，利用uo下降沿去触发其它电路比用ui下降沿触发时延迟了tw时间（3)定时

由于单稳触发器可产生宽度为tW的矩形脉冲，利用这个矩形脉冲去控制某电路使它在tW的时间内动作或不动作，这就是单稳态触发器的定时作用。定时时间为tW，可通过调节定时元件R和C来调节定时时间。1&uIOuuO单稳与门uFtWuIuOuFOu单稳态触发器的定时波形四、多谐振荡器多谐振荡器是一种常用的脉冲信号产生电路。1、工作特性：（1）无稳态，具有两个暂稳态；（2）自激振荡器－－在接通电源后，不需外加触发信号，便能自动产生矩形脉冲；（3）矩形波中除基波外，还含有丰富的高次谐波－－故称为多谐振荡器。自动触发自动返回暂稳态0暂稳态1暂稳态02、555定时器构成的多谐振荡器（1)电路结构48762315CUCCR1R2555uo0.01µFuCuC13UCCuo0T123UCCttUCCT20(2)工作原理

接通电源后，电容C来不及充电，uc＝0，则uO＝1(第一个暂稳态)，VT截止。这时Ucc经R1和R2向C充电，当充至uc＝2/3Ucc时，输出翻转uO＝0(第二个暂稳态)，VT导通；这时电容C经R2和VT放电，当降至uc＝1/3Ucc时，输出翻转uO＝1。(3)参数的估算①电容充电时间T1：②电容放电时间T2：③电路振荡周期T：uC13UCCuo0T123UCCttUCCT20T④电路振荡频率f：通过改变R、C的参数可改变振荡周期和振荡频率。⑤输出波形占空比D：若R2>>R1，则D≈1/2，即输出为对称方波。（D≥50％）(4)改进电路－－占空比可调的多谐振荡器

利用二极管的单向导电性，把电容C充电和放电回路隔离开来，再加上一个可调电位器RW，便可构成占空比可调的多谐振荡器。①电容充电时间T1：

T1＝0.7R1C②电容放电时间T2：

T2＝0.7R2C④输出波形占空比D：③电路振荡周期T：

T＝T1+T2＝0.7(R1+R2)C若R1=R2，则D=50%。847623UCCR1R2555RWuo0.01µFCVD2VD151(5)555定时器构成的振荡器应用实例－－模拟声响发生器

将振荡器A的输出电压uo1，接到振荡器B中555定时器的复位端（4脚）。当uo1为高电平时振荡器B振荡，当uo1为低电平时555定时器复位，振荡器B停止振荡。这样，扬声器便发出“呜…呜”的间歇声响。84762351555A0.01µFCR1AR2A847623155550.01µFCR1BR2BRduo18Ωuo25µFUCCuo1uo2(a)(b)B

当频率为谐振频率f0时，石英晶体的等效阻抗最小，信号最容易通过，而其它频率信号均被衰减掉。－－晶体的选频特性极好。

为了提高振荡器的频率稳定度，往往使用石英晶体多谐振荡器。3、石英晶体多谐振荡器555构成的多谐振荡器的特点：①优点：工作可靠，调节方便。②缺点：振荡频率不能太高，一般不超过几百千赫；受电源波动、温度变化等影响，频率稳定性较差。f0只与晶体的材料、几何形状和尺寸大小有关，而与电路中的R、C数值无关。－－输出频率稳态性很高。X0f0f石英晶体的图形符号和电抗频率特性石英晶体的固有频率或谐振频率石英晶体振荡器①电阻R1、R2的作用：保证两个反相器在静态时都能工作在线性放大区。对TTL反相器，常取R＝0.7kΩ～2kΩ，而对于CMOS门，则常取R＝10MΩ；②C1是耦合电容；③C2的作用：抑制高次谐波。电路的振荡频率等于石英晶体的谐振频率f0。11RRC1f0G1G2C2秒脉冲发生器①CMOS石英晶体多谐振荡器产生f=32768Hz的基准信号；②经T′触发器构成的15级异步计数器分频后，便可得到稳定度极高的秒脉冲信号。③这种秒脉冲发生器可做为各种计时系统的基准信号源。

在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1＜M≤2n。7.3计数器计数器有许多不同的类型：①按时钟控制方式来分，有异步、同步两大类；②按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；③按模值来分，有二进制、十进值和任意进制计数器。同步二进制加法计数器一、二进制计数器分析：①驱动方程和输出方程1、同步二进制加法计数器②状态方程③状态表00000101001110010111011101100110101010100001111000000001④画状态图100Q2Q1Q0001010011101110111000Z01000000CPQ2Q1Q0Z12345678⑤画波形图fCP1/2fCP1/4fCP1/8fCP设初态为Q3Q2Q1Q0=0000。FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2

JK触发器构成的异步二进制加法计数器2、异步二进制加法计数器

输入第“1”个计数脉冲时，计数器输出为0001”；输入第“2”个计数脉冲时，计数器输出为“0010”。输入第“15”个脉冲时，输出“1111”，当输入第“16”个脉冲时，输出返回初态“0000”，且Q3

端输出进位信号下降沿。因此，该电路构成4位二进制加法计数器。00010010CPQ3Q0Q1Q20000来一个CP

翻转一次

来一个Q0

翻转一次

来一个Q1

翻转一次

来一个Q2

翻转一次

11110000依次输入脉冲时，计数状态按

4位二进制数递增规律变化。◆

工作原理电路没有单独的输出，为摩尔型时序电路。异步时序电路，时钟方程：驱动方程：1写方程式异步二进制减法计数器2求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表45电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图74LS161－－4位同步二进制加法计数器74LS161功能表

CO=Q3nQ2nQ1nQ0n，因此，CO在计数至“15”时跃变为高电平，在计至“16”时输出进位信号的下降沿。0100000000000000000000COQ0Q1Q2Q3输出计数器状态计数

顺序16015114013112011110091807160514020311101100110011001100111100001111000011111111000000074LS161加法计数器态序表序号输入输出清零CR

使能CTPCTT

置数LD时钟CP并行输入D0D1D2D3Q0Q1Q2Q31234501111XXXX110XX0X0111

XXXXXXd0d1d2d3XXXXXXXXXXXX0000d0d1d2d3

计数保持保持

74LS163功能表74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。二、十进制计数器1、同步十进制加法计数器的原理根据时序电路的分析方法,可以列出其驱动方程、输出方程。再将驱动方程代入到JK触发器的特性方程,得到状态方程,并进行状态计算。同步十进制加法计数器采用的是8421BCD码,其有效状态从0000～1001共十个。如果进入非有效状态，能够自动返回到有效状态。同步十进制加法计数器分析：①驱动方程和输出方程②状态方程③状态表000000010010001101000101011001111000100110101011110011011110111100011110000111100000000110101010101010101010101001100110001000100000000001010101④状态图

0010

0011

0001

0000

0100

0101

0110

0111

1000

1010

1001

1011

1100

1111

1110

1101

Q3Q2Q1Q0

具有自启动能力。⑤波形图CPQ0Q1Q2Q312345678910设初态为Q3Q2Q1Q0=0000。74LS160－－同步十进制加法计数器3Q2QETCP0D1D2D3DC1Q0Q74160∧EPRDDL

集成十进制同步加法计数器74LS160的引脚排列图、逻辑功能示意图与74LS161、74LS163相同。与4LS161相比，

(1)74LS160是十进制计数器

（2）注意74160在计数时CO=Q3Q0

“192”是一个同步十进制可逆计数器，既可作加计计数，又可作减计数。各端子的功能是：CR=1时，计数器输出清零，与其它控制端状态无关。当CR=0、LD=0时,D3D2D1D0被置于Q3Q2Q1Q0端，不受CP控制。法计数输入端CPD为高电平,计数脉冲从加法计数输入⑵LD为异步置数控制端,低电平有效,其优先权仅低于CR,⑶当CR和LD均无有效输入时，即CR=0和LD=1，而减⑴CR为异步清零端，高电平有效，且优先权最高。当2.同步十进制可逆计数器的逻辑功能端CPU输入时，进行加法计数。当CPD和CPU条件互换时，则进行减法计数。计数器处于保持状态。⑷当CR=0、LD=1(无有效输入),且当CPU=CPD=1时,注意如构成2位以上的十进制计数器，只需将低们的CO和BO分别接到高位的CPU和CPD就可以了。⑸加法时进位输出条件为CO=CPUQ3Q0；减法时借位BO=CPDQ3Q2Q1Q0输出条件为54HC192功能表输入输出CRLDCPUCPD

D3D2D1D0Q3Q2Q1Q01XXX00XX

0110110111XXXX

d3d2d1d0XXXXXXXXXXXX0000

d3d2d1d0递增计数递减计数保持54HC192逻辑符号图54HC192的时序图三、集成异步计数器CT74LS290

74LS290为异步二－五－十进制加法计数器。与SN7490A功能相似。它由四个下降沿触发的JK触发器和两个与非门组成。它是两个独立的计数器。集成异步计数器CT74LS290

74LS290的功能表

74LS290的功能①异步清零②异步置数（置9）③计数。74LS290的管脚排列

由74LS290的功能表可以看出，它具有如下功能：

（1）异步清零。当复位输入端R0（1）＝R0（2）＝1，且置位输入＝0时，不论有无时钟脉冲CP，计数器输出将被直接置零。这种清零称为异步清零。

（2）异步置数。当置位输入R9（1）＝R9（2）＝1，R01和R02至少有一个为低电平时，计数器输出将被直接置9（即Q3Q2QlQ0＝1001）。实现直接置9功能。（3）计数。当＝0，且＝0时，在计数脉冲（下降沿）作用下，进行二—五—十进制加法计数。（4）功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。

2024/6/1

（1）二进制计数：将计数脉冲由CP0输入，由Q0输出图7-19(a)二进制计数器计数顺序计数器状态CP0Q0001120返回

74LS290基本工作方式2024/6/1

（2）五进制计数：将计数脉冲由CP1输入，由Q3

、Q2、Q1

输出图7-19(b)五进制计数器计数顺序计数器状态CP1Q3Q2Q10000100120103011410050002024/6/1

（3）8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入图7-19(c)8421BCD码十进制计数器计数计

数

器

状

态顺序Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000二进制五进制2024/6/196

（4）5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入图7-19(d)5421BCD码十进制计数器计数计

数

器

状

态顺序Q0Q3Q2Q100000100012001030011401005100061001710108101191100100000五进制二进制四、任意进制计数器假定已有的是N进制计数器，而需要得到M进制计数器。1．当M<N时：应使计数过程中跳过N－M个状态,在M个状态中循环即可。1）置零法（清零法或复位法）－－适用于有清“0”输入端的集成计数器。基本思路：计数器从全“0”状态S0开始计数，计满M个状态后产生清“0”信号，使计数器恢复到初态S0。S0S1S2S3SM-2SM-1SMSN-3SN-2SN-1M个N-M个①异步清零计数器：利用SM状态进行译码产生清“0”信号。②同步清零计数器：利用SM-1状态进行译码产生清“0”信号。2）置数法（置位法）－－适用于有预置数功能的集成计数器。基本思路：计数器从某个预置状态Si（一般选S0）开始计数，计满M个状态后产生置数信号，使计数器恢复到预置初态Si。①异步置数计数器：利用Si+M（或SM）状态进行译码产生置数信号。②同步置数计数器：利用Si+M-1（或SM-1）状态进行译码产生置数信号。S0SiSi+1Si+2Si+M-2Si+M-1SN-3SN-2SN-1Si+MM个N-M个3）利用进位输出位C置数法（置位法）－－适用于有预置数功能的集成计数器。M个M个预置数S0SN-MSN-M-1SN-1SN-2预置数①异步置数计数器：用SN-M-1作为预置数。②同步置数计数器：用SN-M作为预置数。例：用74161实现十二进制计数器。解：74161是具有异步清零和同步置数功能的加法计时器。①异步清“0”法SM＝S12

即Q3Q2Q1Q0＝1100&11CP②同步置数法预置数：D3D2D1D0=0000SM-1＝S11

即Q3Q2Q1Q0＝1011CP11&③同步置数法预置数：D3D2D1D0=0011110111001011101010011000011101100101010000111110Q3Q2Q1Q0预置信号11CP&1100④进位C置数法N=16，M=12，N－M=4即D3D2D1D0=01001CP1001012．当M>N时：必须将多片计数器级联。1）整体清“0”法或整体置数法基本思路：先将n片计数器级联组成Nn（Nn>M）进制计数器，计满M个状态后，采用整体清“0”或整体置数法实现M进制计数器。2）分解法基本思路：将M=M1×M2×…Mn，其中M1、M2、…Mn均不大于N，则用n片计数器分别组成M1、M2、…Mn进制的计数器，然后级联即可构成M进制计数器。芯片级联的方式：①串行进位方式：以低位片的进位输出信号C作为高位片的时钟输入信号CP

。②并行进位方式：以低位片的进位输出信号C作为高位片的工作状态控制信号EP和ET。例：试用74160组成百进制计数器。串行进位方式（异步计数器）并行进位方式（同步计数器）例：试用两片74160实现54进制计数器。解：M=54，74160是具有异步清零、同步置数的十进制计数器。①整体置数法计数：0～53。5301010011Q3Q2Q1Q0②分解法M=54=6×9，用两片74160分别构成六进制和九进制，然后级联即可。六进制九进制试用两片74LS90实现100进制计数器异步计数器74LS90一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。100进制计数器60进制计数器64进制计数器CPCP为秒脉冲(周期为1秒)24进制计数器60进制计数器60进制计数器a~g7744874487448744874487448QD~QA秒显示00~59秒分显示00~59分小时显示00~23小时显示译码器数码管计数器应用举例－－电子表电路7.4寄存器

在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。

按照功能的不同，寄存器分为数码寄存器（基本寄存器）和移位寄存器两大类。并行方式串行方式输入输出方式

每一位数据对应一个输入端（或输出端）。在时钟脉冲作用下，各位同时输入（或输出）。

只有一个输入端（或输出端）。在时钟脉冲作用下，各数码逐位输入（或输出）。

下面请看置数演示一、数码寄存器Register，用于存放二进制数码。4位寄存器Q0Q1

Q2Q3

Q0

Q1Q2Q3FF0FF1FF2FF3D0CPC1C1C11D1D1DRRRRD1D2D3C11DCR1D1D1D1D

由D触发器构成，因此能锁存输入数据。D0D1

D2D3RRRR1CR

CR为异步清零端，当CR=0时，各触发器均被置0。寄存器工作时，CR应为高电平。