电路与电子技术基础 课件 第10章 AD与DA转换器

第10章模/数与数/模的转换10.1

A/D转换器10.2

D/A转换器1本章要求 1.了解模数（AnalogtoDigital，A/D）转换电路和数模（DigitaltoAnalog，D/A）转换电路的基本概念。第10章模/数与数/模的转换 2.了解A/D转换器的转换过程、转换原理、分类及ADC集成芯片及应用等。 3.了解D/A转换器的转换过程、工作原理、典型分类及DAC接口应用等。2典型测控系统的示意图：图10.0.1典型测控系统的示意图310.1

A/D转换器10.1.1A/D转换过程

现实中，将自然界中的一些模拟信号转换为数字信号的器件称为A/D转换器。因为模拟量在时间上是连续变化的信号，而数字量在时间上是离散变化的。所以ADC在转换过程中只能在一系列离散的时间点上对输入模拟信号进行采样，将这些采样值转换为数字量输出。在ADC中，一般需要经过采样、保持、量化、编码这四个步骤来完成从模拟量到数字量的转换，不过在实际电路中，这些步骤往往是可以合并进行的。41.采样与保持图10.1.1采样与保持电路采样与保持过程往往是通过采样和保持电路同时完成的。采样和保持电路的原理图及输出波形如图10.1.1所示。5

图10.1.1（a）所示为一典型的采样与保持电路的原理图，ui为输入模拟信号，其中的场效应管作为采样开关，由频率为fs的采样脉冲s(t)控制其通断。电容C完成保持信号的功能。当采样开关导通时，电容C迅速充电，使uc=ui。当采样开关断开时，由于电容C漏电很小，其上电压基本保持不变。经采样与保持电路后，输入模拟信号变成了在一系列时间间隔内发生变化的阶梯信号，如图10.1.1（b）所示。采样脉冲宽度t很窄时，可近似认为其uO(t)的输出保持不变。

为了用采样信号uO(t)有效地表示输入信号ui(t)，必须有足够高的采样频率fs。若输入模拟量是一个频率有限的信号，且其最高频率为fIMAX，则采样信号频率fs只要满足

fs≥2fIMAX

（10.1.1）就能够-保证采样以后信号能够不失真地反映输入信号。

62．量化与编码

为了将模拟信号转换为数字量，在A/D转换过程中，必须将采样与保持电路的输出电压，按某种近似方式归化到与之相应的离散电平上，这一转化过程称为数值量化，简称量化。

量化过程常采用两种近似量化方式：只舍不入和有舍有入。

量化过程中所取的最小数量单位称为量化单位，也称量化阶梯，用s表示，它是数字信号最低位为1时所对应的模拟量，即1LSB（LeastSignificantBit）。7

以3位ADC为例，设输入信号ui的变化范围为0～8V，采用只舍不入量化方式时，取量化单位s=1V，量化中把不足量化单位部分舍弃，如数值在0～1V之间的模拟电压都当作0s，用二进制数000表示；数值在1～2V之间的模拟电压都当作1s，用二进制数001表示，等等。这种量化方式的最大误差为1s。

采用只舍不入量化方式时的最大量化误差为｜εmax｜=1LSB，而采用有舍有入（四舍五入）量化方式的最大量化误差为｜εmax｜=1/2LSB，后者量化误差比前者小，因此被大多数AD转换器采用。8图10.1.23位ADC转换关系9

图10.1.2给出了3位理想ADC转换关系，其中图10.1.2（a）和（b）分别为只舍不入和有舍有入的转换关系示意图。设参考电压为VREF，n位只舍不入量化ADC的阶梯为

S=VREF/2n

（10.1.2）n位有舍有入量化ADC的阶梯为

S=VREF/(2n-1)（10.1.3）1010.1.2A/D转换原理1．ADC的分类按照ADC的转换精度区分，有8位、10位、12位、14位、16位、24位、3位半、4位半等类型；按照ADC的转换速度区分：有慢速、中速、高速和超高速ADC等类型；按照ADC的输出接口方式区分，有并行接口和串行接口ADC。

按照ADC工作原理区分，可分为直接ADC和间接ADC两类。直接ADC可将模拟信号直接转换为数字信号，这类ADC具有较快的转换速度。间接ADC则先将模拟信号转换为某一中间变量（时间或频率），然后将中间变量转换为数字输出，这类ADC的速度较慢。11（1）并行比较型：并行比较型ADC采用多个比较器，仅做一次比较就能实现转换。（2）逐次比较型：逐次比较型ADC内部由一个比较器和一个D/A转换器采用逐次比较逻辑构成。（3）∑-△调制型：∑-△型ADC由积分器、比较器、1位D/A转换器和数字滤波器等组成。（4）双积分型：双积分型ADC的工作原理是将输入电压转换为时间或频率，由定时器/计数器获得数字值。（5）电压/频率变换型：电压/频率变换型ADC是通过间接转换方式实现A/D转换的。

下面，简单介绍几种ADC工作原理的主要特点，以便在实际应用中进行选择。122．ADC的主要技术指标（1）分辨率。ADC的分辨率又称为ADC的精度，其定义为ADC所能分辨的输入模拟量的最小变化量，分辨率用于描述ADC对输入量微小变化的敏感程度。ADC的输出是n位二进制代码，因此在输入电压范围一定时，位数越多，量化误差越小，转换精度越高，分辨能力越强。

ADC的几项主要技术指标有分辨率、转换速度、转换误差和信号输入范围。（2）转换速度。ADC的转换速度一般指在1s内可以完成的转换次数。当然，在应用时转换速度越高越好。例如，并行比较型ADC可达到50ns，属于超高速ADC；逐次比较型ADC是10～50μs，属于高速ADC；双积分型ADC是10～30ms，属于低速ADC。13（3）转换误差。

转换误差通常以输出误差的最大值形式给出，表示实际输出的数字量与理论上输出的数字量之间的差别，一般以最低有效位的倍数表示。例如，有舍有入量化方式的转换误差绝对值<±1/2LSB，表示实际输出的数字量与理论上输出的数字量之间的误差小于最低有效位的半个字；只舍不入量化方式的转换误差为1LSB。转换误差综合反映了ADC在一定使用条件下的总偏差，通常会在技术参数手册中给出。14（4）满量程输入范围。

满量程输入范围是指ADC输出从零变到最大值时对应的模拟输入信号的变化范围。例如，某12位ADC输出000H时对应输入电压为0V，输出FFFH时对应输入电压为5V，则其满量程输入范围是0～5V。ADC的其他指标还有偏移误差、线性度等。153．ADC的选用原则（1）采样速度。

采样速度决定了数据采集系统的实时性。采样速度由模拟信号带宽、数据通道数和每个周期的采样数来决定。采样速度越高，对模拟信号复原越好，即实时性越好。

不同系统所要求使用的ADC输出的数据位数、系统的精度、线性度等也不同。（2）ADC转换精度。

ADC转换精度与ADC的分辨率有密切关系。在一个复杂的检测系统中，各环节的误差、信号源阻抗、信号带宽、分辨率和系统的通过率都会影响误差的计算。在正常情况下，ADC转换前向通道的总误差应小于或等于ADC的量化误差，否则选取高分辨率的ADC也没有实际意义。16（3）转换时间。

A/D转换是一个动态的过程，需要一定的转换时间。而输入的模拟量总是在连续不断变化的，这样便造成了转换输出的不确定性误差，即孔径误差。为了确保较小的孔径误差，要求ADC具有与之相适应的转换速度。否则，就应该在ADC前加入采样与保持电路，以满足系统的要求。（4）基准电压源。

基准电压源VREF的参数有电压幅度、极性及稳定性，基准电压源对A/D转换的精度有很大的影响。在实际应用中还要考虑成本及芯片来源等其他因素。174．并行比较ADC

并行比较型ADC采用多个比较器，仅做一次比较就能实现转换。因此，转换速度快，适用于视频采样等速度特别快的领域。18图10.1.33位并行比较ADC的内部电路（有舍有入）19表10.1.13位有舍有入并行比较ADC转换表输入模拟信号Vin阶梯等效模拟输入Vin比较器输出C7C6C5C4C3C2C1输入为1的异或门输入

D2D1D0量化误差0s00000000无0001s000000110012s000001120103s000011130114s000111141005s001111151016s011111161107s1111111711120例10.1.1

在图10.1.3中，若基准电压VREF=8.9V，R=2kΩ，则当输入模拟电压Vin为6.3V时，输出的数字量是多少？解：s=VREF/(2n-1)=8.9/(23-1)≈1.27V

Vin/s=6.3/1.27≈4.96

四舍五入4.96的结果为5，对应的三位数字输出量为D2D1D0=101。21

例10.1.2

4位只舍不入并行比较ADC电路，若基准电压VREF=24.5V，R=2kΩ，则当输入模拟电压Vin为10.33V时，输出的数字量是多少？解：

s=VREF/2n=24.5/24≈1.53V

Vin/s=10.33/1.53=6.75

四舍五入6.75的结果为6，对应的四位数字输出量为D3D2D1D0=0110。22表10.1.23位只舍不入并行比较ADC转换表输入模拟信号Vin阶梯等效模拟输入Vin比较器输出C7C6C5C4C3C2C1输入为1的异或门输入

D2D1D0量化误差0s00000000无0001s000000110012s000001120103s000011130114s000111141005s001111151016s011111161107s11111117111235．逐次逼近型ADC

目前，在实际过程应用中，应用最多的是逐次逼近型ADC。逐次逼近型ADC又被称为逐位比较型ADC，其转换过程与用天平称重相似。

逐次逼近型ADC内部结构组成主要包括脉冲源、控制电路VL、逐次逼近寄存器、比较器、D/A转换器及基准电压VREF等。

逐次逼近型ADC就是将输入模拟信号Vi与不同的比较电压Vo做多次比较，使转换所得的数字量在数值上从高到低位逐次逼近输入模拟量对应值。在比较工作开始时，需要设置逐次逼近寄存器输入数字量，按照从高位到低位逐次进行。通过D/A转换后的Vo的不同输出电压与Vi的比较来确定各位数码的“0”“1”状态，使转换所得的数字量在数值上逐次逼近输入模拟量的对应值。24

下面举例说明4位只舍不入逐次逼近型ADC的转换过程，4位逐次逼近型ADC结构如图10.1.4所示。假设输入模拟电压Vi=3.44V，D/A转换器的基准电压VREF=5V。4位DAC输入数值D3D2D1D0的权值分别为（2-1、2-2、2-3、2-4）VREF，即在输入0000时，其输出Vo=0V，输入1111时，Vo≈VREF=5V。图10.1.44位逐次逼近型ADC结构25

A/D转换开始前将逐次逼近寄存器输出清零（0000），4位DAC输出的模拟电压Vo=0V。这样在CLK第1个时钟脉冲作用下，控制逐次逼近寄存器输出D3D2D1D0为1000，经过D/A转换器转换为与之对应的新模拟电压Vo=23/24=8/16VREF=2.5V，送入比较器与模拟输入信号Vi=3.44V进行比较。由于Vi>Vo，逐次逼近寄存器高位的1应保留。在第2个时钟脉冲作用下，按同样的方法将次高位置1，使逐次逼近寄存器输出1100，此时经D/A输出Vo=(23+22)/24=12/16VREF=3.75V。由于Vi＜Vo，确定次高位的1应该删除（记为0）。在第3个时钟脉冲作用下，使逐次逼近寄存器输出1010，此时经D/A输出Vo=(23+21)/24=10/16VFER=3.125V。由于Vi>Vo，确认逐次逼近寄存器该位的1应保留。在第4个时钟脉冲作用下，使逐次逼近寄存器输出1011，此时经D/A输出Vo=(23+22+21)/24=11/16VFER=3.4375V。由于Vi>Vo，确认逐次逼近寄存器该位的1应保留。所以，经四次比较后最终得到转换数值为1011。26

逐次逼近型ADC的转换时间取决于输出数字位数n和时钟频率，若转换的位数越多，或者转换的时钟频率越低，则A/D转换所需的时间越长。在具有n位逐次逼近型ADC中，需要n个脉冲进行n次比较；在第（n+1）个脉冲作用下，寄存器中的状态被送到输出端；第（n+2）个脉冲作用下，电路清除输出端状态，恢复原状态。所以，完成一次转换所需的时间为

t=(n+2)TCLK

27例10.1.3

在8位只舍不入逐次逼近型ADC电路中，设电路的VREF=8.76V，时钟频率f=100kHz，当输入模拟量Vi=6.42V时，ADC输出的8位数字量D是多少？其转换时间为多少？

在ADC输出相同位数的情况下，逐次逼近型ADC的转换速度较快且所用器件少。28

ADC0809是美国国家半导体公司采用CMOS工艺生产的8位并行逐次逼近型ADC芯片，片内有8路模拟开关，可输入8个模拟量。输入信号为单极性，量程为0～+5V。外接CLK为640kHz时，典型的转换速度为100μs。片内带有三态输出缓冲器，这样数据输出可与数据总线直接相连。其性能价格比有明显的优势，该型号ADC是比较广泛使用的芯片之一。29

ADC0809有28个引脚，其内部结构可分为模拟输入、转换器和三态输出缓冲器三大部分，如图10.1.5所示。图10.1.5ADC0809的结构框图1．ADC的分类302．ADC0809的引脚功能及引脚分布ADC0809的引脚分布如图10.1.6所示，各引脚功能如下。图10.1.6ADC0809的引脚分布IN0～IN7模拟量输入通道：ADC0809对输入模拟量的要求主要有输入信号为单极性，电压范围为0～5V，若信号过小，则需要进行放大。另外，模拟量输入信号在A/D转换过程中，值不会被变换，对速度快的模拟量信号，需要在输入ADC前增加采样与保持电路。31A、B、C三位地址选择线：地址线排序是A为低位地址，C为高位地址，三位地址选择线可以对8路模拟通道进行选择。ALE地址锁存允许信号：对应ALE上升沿，将A、B、C地址送入地址锁存器。START转换启动信号：START上升沿时，所有内部寄存器清零，START下降沿时，开始进行A/D转换，在A/D转换期间，START应保持低电平。D7～D0数据输出线：三态缓冲输出形式下可以与微处理器的数据线直接相连。OE输出允许信号：用于控制三态输出锁存器，当OE为低电平时，输出数据呈高阻态；当OE为高电平时，允许转换获得的数据输出。32CLK时钟信号：ADC0809内部没有时钟电路，所需时钟信号必须由外部提供，典型值为640kHz，最小时钟频率为10kHz，最大时钟频率为1280kHz。EOC转换结束信号：当A/D转换完毕之后，发出一个正脉冲，表示A/D转换结束，此信号可作为查询的状态标志，也可作为中断请求信号使用。VREF基准参考电压：基准参考电压用来与输入的模拟信号进行比较，作为逐次逼近的基准，其典型值为+5V（VREF=+5V，VREF=0V）。VCC接电源电压+5V，GND为接地端。3310.2D/A转换器10.2.1概述

目前，人们将自然界中的一些数字信号转换为模拟信号的器件称为D/A转换器（DigitaltoAnalogConverter，DAC）。

DAC就是将数字量每位二进制数码分别按所在位的“权”转换为相应的模拟量，相加求和从而得到与原数字量成正比的模拟量。三位理想的DAC输入、输出关系如图10.2.1所示，其输出、输入之间成正比。DAC将输入数字量转换为相应离散模拟值。

1．D/A转换过程

任何DAC的使用都是与其数字编码形式密切相关的。图中采用的是自然加权二进制码，是一种单极性码。在DAC应用中，通常将每个数字量表示为满刻度模拟值的一个分数值，称为归一化表示法。34例如，图10.2.1中，数字111经DAC转换为7/8FSR，其中FSR为FullScaleRange（满刻度值）的缩写，数字001转换为1/8FSR。数字的最低有效位常用LSB表示，其对应的模拟输出值为1/2nFSR，n是数字量的位数。另外，DAC常使用双极性码。双极性码可表示模拟信号的幅值和极性，适用于具有正、负极性的模拟信号的转换。使用双极性码时，其FSR是单极性码FSR的二分之一。图10.2.1三位理想的DAC输入、输出关系35

D/A转换原理的主要过程如图10.2.2所示。首先微处理器发出的并行数字信号通过DAC变成离散的数字信号，然后被存放在采样保持器中，最后通过低通滤波器将其转化为连续的模拟信号输出。图10.2.2D/A转换原理的主要过程36

DAC内部结构一般包括数字缓冲寄存器、N位模拟开关、译码网络、放大求和电路和基准电压源，如图10.2.3所示。图10.2.3DAC内部结构372．DAC的分类

由于目前各厂家生产的DAC芯片种类繁多，对DAC有如下几种分类方式。按工作原理分为权电阻网络DAC、R-2R倒T型电阻网络DAC、电流激励DAC、串行总线DAC等。按信息转换位数上分为8位、10位、12位、16位等。按转换时间分为超高速DAC（转换时间<100ns）、高速DAC（介于100ns～10μs之间）、中速DAC（介于10μs～100μs之间）、低速DAC（>100μs）等。按数字量的输入形式分为并行总线DAC和串行总线DAC。在输出信号形式上分为电压输出型和电流输出型。383．DAC的技术参数

DAC的技术指标很多，主要有转换精度、分辨率、转换误差和转换速度。DAC的转换精度指在整个工作区间内，实际输出电压与理想输出电压之间的偏差，通常用分辨率和转换误差描述。1）分辨率分辨率是指当输入数字发生单位数码变化时所对应的输出模拟量的变化量。分辨率通常有如下三种表示方法。（1）最低有效位：LSB=VOmin。例如，某8位DAC，参考基准输入电压VREF为5V，其分辨率为LSB=VREF/28=5000mV/256≈19.5mV（2）最低有效位（LSB）与最大输出（VOmax）之比，即S=VOmin/VOmax=1/(2n-1)（3）在工程中，通常将n位DAC，采用百分率来衡量分辨率的高低，即1/2n的百分数。例如，8位DAC，采用百分率表示分辨率为1/28=1/256=0.0039=0.39%392）转换误差

现实的DAC由于各元件参数值存在误差、基准电压不够稳定及运算放大器的漂移等，DAC实际转换精度受转换误差的影响，低于理论转换精度。转换误差指实际输出的模拟电压与理想值之间的最大偏差，常用这个最大偏差与输出电压FSR的百分比或LSB的倍数表示。转换误差一般是增益误差、漂移误差和非线形误差的综合指标。3）转换速度

转换速度一般由建立时间决定。建立时间是指当输入的数字量变化时，输出电压进入与稳态值相差范围以内的时间。输入的数字量变化越大，建立时间越长，所以输入从全0跳变为全1（或从全1变为全0）时建立时间最长，该时间称为满量程建立时间。一般技术手册上给出的建立时间指满量程建立时间。此外，还有温度系数等技术指标。404）DAC的选用原则在进行含有DAC的输出电路设计过程中，对DAC的选用主要考虑如下几个方面。（1）DAC用于什么系统、应转换输出的数据位数、系统的精度及线性度。（2）输出的模拟信号类型，包括输出信号的范围、种类（电流型、电压型）、极性（单、双极性）、信号的驱动能力、信号的变化速度。（3）系统工作频率的范围、DAC的转换时间、转换速度，高速应用还是低速应用。（4）基准电压源的来源。基准电压源的幅度、极性及稳定性；电压是固定的还是可调的，是外部提供还是D/A转换芯片内提供等。（5）成本及芯片来源等因素。4110.2.2典型DAC

1．权电阻网络DAC

目前，工程应用的DAC集成芯片较多，本节主要介绍权电阻网络DAC和R-2R倒T型电阻网络DAC的工作原理。

权电阻网络DAC是一种最简单、最直接的并行转换电路，在转换时间上属于超高速DAC（转换时间<100ns），但其电阻网络的阻值类型随着转换位数的增加而增加，这种DAC多应用在快速转换的场合。

4位二进制权电阻网络DAC电路如图10.2.4所示。图中MSB为最高有效位，LSB为最低有效位，VREF为参考电压，从高位到低位的数字量D3、D2、D1、D0，分别控制模拟开关S3、S2、S1、S0。数字量D为1时，S连接，相当接到“l”位置；D为0时，模拟开关悬空，相当接到“0”位置。42

43例10.2.1在4位权电阻网络DAC电路中，若RF=2-4R，VREF=5V，当输入数字量为D3D2D1D0=1010时，求相应的模拟输出电压Vo。解：由式（10-6），4位权电阻网络DAC电路的模拟输出电压为Vo=-IRF=-RF/RVREF(D023+D122+D221+D320)代入RF=2-4R，VREF=5V，D3D2D1D0=1010，得Vo=-R/R×5×(8+2)/24=-5×10/16=-3.125V44例10.2.1

在4位权电阻网络DAC电路中，若RF=2-4R，VREF=5V，当输入数字量为D3D2D1D0=1010时，求相应的模拟输出电压Vo。解：

由式（10-6），4位权电阻网络DAC电路的模拟输出电压为Vo=-IRF=-RF/RVREF(D023+D122+D221+D320)代入RF=2-4R，VREF=5V，D3D2D1D0=1010，得Vo=-R/R×5×(8+2)/24=-5×10/16=-3.125V45图10.2.44位二进制权电阻网络DAC电路46

2．R-2R倒T型电阻网络DAC图10.2.5R-2R倒T型电阻网络DAC内部结构原理

在目前应用的DAC中，通常采用R-2R倒T型电阻网络DAC，其内部结构原理如图10.2.5所示。47图10.2.6电阻网络的等效电路

在图中，根据集成反向放大器的“虚假短路”概念（即V-≈V+≈0），无论开关S3、S2、S1、S0与哪一边接通，各2R电阻的上端都相当于接通地电位端，其电阻网络的等效电路如图10.2.6所示。48

设图中电路的总电流为I，从电路中可以看出，分别从11'，22'，33'，44'每个端口向左看的等效电阻都是R，这样可以推导出从参考电源流入电阻网络的总电流为:

I=VREF/R（10.2.3）

其中，流过4'4端的电阻支路的电流为I/2，流过3'3端、2'2端、1'1端各电阻支路的电流分别为I/4、I/8、I/16。在图10-12中，开关S3～S0受数字量D3D2D1D0的控制。当某位数字量Di为“1”时（如D0=1），控制相应的开关（如S0=1）与放大器的反相输入端接通，相应电阻支路的电流（I/16）流过反向放大器的反馈电阻RF后，其输出电压VO=-IRF；当某位数字量为“0”时，控制相应的开关与地电位端接通，相应的电流不流过放大器的反馈电阻RF。这样，电路中流过放大器反馈电阻的总电流为:

I=D3I/2+D2I/4+D1I/8+D0I/16（10.2.4）49

根据“虚地”概念，有VO=-IRF。如果取反馈电阻RF=R，并将式（10.2.3）和式（10.2.4）代入，则输出电压为:

VO=-RFI/24∙(D323+D222+D121+D020)=-VREF∙RF/R∙24∙(D323+D222+D121+D020)

=-VREF/24∙(D323+D222+D121+D020)

（10.2.5）

式（10.2.5）表明，输出模拟电压正比于输入的数字量，实现了数字量转换为模拟量的功能。

对于n位R-2R倒T型电阻网络DAC，输入为n位二进制数字量Dn-1Dn-2…D1D0，输出的模拟电压为:VO=-VREF/2n∙(Dn-12n-1+Dn-22n-2+…+D121+D020)（10.2.6）5010.2.2典型DAC例10.2.1

4位R-2R倒T型电阻网络DAC如图10.2.5所示，假定RF=R，VREF=5V。求：①该电路的FSR；②最小输出电压VOmin；③百分数表示的分辨率；④最大输出电压VOmax；⑤当输入数字量D3D2D1D0=1000时的模拟输出值Vo。

5110.2.3DAC接口应用1．概述

目前应用的DAC芯片种类繁多，不同形式的DAC与处理器接口有所不同。下面，重点介绍DAC0832及接口应用。

DAC0832是美国国家半导体公司采用CMOS工艺生产的8位D/A转换集成电路芯片。它具有与微控制器连接简单、转换控制方便、价格低廉等特点，因而得到了广泛应用。

DAC0832的内部结构如图10.2.7所示，其内部有8位输入寄存器、8位DAC寄存器、8位DAC及门控电路等。由于内部无参考电源，故需要外接。DAC0832输出是电流型信号，如要获得电压输出，需要外加运放实现电流/电压转换电路。由于DAC0832采用了8位输入寄存器和8位DAC寄存器二次缓冲方式，这样可以在D/A输出的同时输入下一个数据，以便提高转换速度。DAC0832的输入数据为8位，其逻辑电平与TTL电平兼容，故可以直接与微控制器的数据总线相连。52

DAC0832引脚分布如图10.2.8所示，主要性能如下:

分辨率8位。

转换时间1μs。

参考电压±10V。

单电源+5V～+15V。

功耗20mW。

各引脚含义如下:

X1～X8：8位数字量输入信号，其中X8为最低位，X1为最高位。ILE：输入寄存器的允许信号，高电平有效。

：片选信号，低电平有效。

：数据写入输入寄存器的控制信号，低电平有效。5310.2.3DAC接口应用

：数据传送信号。它用来控制何时允许将输入寄存器中的内容锁存到8位DAC寄存器中进行D/A转换。

：DAC寄存器的写选通信号。DAC寄存器的锁存信号

在

当

和

同时允许时，

为高电平，DAC寄存器的输出随寄存器的输入变化。

的负跳变将输入寄存器的8位数字量锁存到DAC寄存器并开始D/A转换。VREF：参考电压输入端。RFB：芯片内部反馈电阻的接线端，可直接作为运算放大器反馈电阻。IOUTl：电流输出端1。IOUT2：电流输出端2。VCC：电源输入端。AGND：模拟地。通常，它可与数字量地相连，但在防干扰要求较高的场合应分开。DGND：数字地。541.概述图10.2.7DAC0832的内部结构图10.2.8DAC0832引脚分布552．接口方式及工作原理图10.2.9DAC0832工作方式

根据DAC0832的

、

、

、

控制端的不同组合接法，可以有如下三种工作方式，如图10.2.9所示。56

在直通工作方式下