本科毕业论文--超声水处理系统的规划设计和关键技术研究

PAGE本科毕业设计论文课题名称超声水处理系统的规划设计和关键技术研究河海大学本科毕业设计（论文）PAGEII毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名：日期：

本科毕业设计（论文）任务书I、毕业设计（论文）题目：超声水处理系统的规划设计与关键技术研究II、毕业设计（论文）工作内容（从综合运用知识、研究方案的设计、研究方法和手段的运用、应用文献资料、数据分析处理、图纸质量、技术或观点创新等方面详细说明）：本文从可行性的角度出发对超声水处理系统进行规划设计，该系统将实现水质检测到污水处理，无线数据收集到依赖因特网信息发布的功能。课题可分解为流量监测装置、水质检测装置、污水处理装置、无线传感网络、系统核心控制系统以及WEB服务器等子课题进行研究和开发。本课题及其子课题需要涉及传感器、无线网络、超声流量检测、大功率超声换能器驱动、嵌入式软件开发等众多技术领域。根据课题研究的侧重性，本文将对大功率超声换能器驱动部分所涉及频率合成、功率放大器、换能器调谐匹配网络设计，以及系统核心控制系统所涉及的嵌入式系统软件开发等关键技术展开重点研究。本设计中，多为模块化的设计和对比，整个设计牵涉到了ATMEGA16单片机、CPLD、ARM9、DDS、MOS管驱动芯片等多种集成IC。内容涵盖了数字电路、模拟电路、EDA技术、.NET编程以及单片机等多门课程，是对大学本科所学知识的总结和检验。III、进度安排：第1周：定题，查阅资料，分析重难点；第2周：整理规划设计；第3～4周：学习嵌入式Linux相关知识，移植嵌入式Liunx和数据库SQLite；第5周：学习并移植WindowsCE，进行串口软件开发；第6周：设计基于PLL的倍频电路；第7周：编写基于PLL的倍频电路程序和相关实验；第8周：学习阻抗匹配的理论知识；第9周：设计匹配电路；第10周：设计基于DDS波形发生电路的；第11周：设计基于CPLD波形发生电路的；第12周：设计基于MOS驱动芯片和脉冲变压器的功率放大器电路；第13周：设计基于半桥驱动芯片的功率放大器电路；第14周：整理实验数据，搭建论文框架；第15～16周：总结并撰写论文，准备答辩。IV、主要参考资料：[1].冯若，超声手册，南京大学出版社[2].铃木雅臣，晶体管电路设计，科学出版社[3].MarkI.Montrose，电磁兼容和印刷电路板理论、设计和布线，人民邮电出版社出版社[4].郭建中，林书玉，郭勇亮，压电换能器匹配电路的优化[5].邱小平，WindowsCE6开发经典，电子工业出版社指导教师：朱昌平，2010年6月9日学生姓名：李响，专业年级：06级电子信息工程系负责人审核意见（从选题是否符合专业培养目标、是否结合科研或工程实际、综合训练程度、内容难度及工作量等方面加以审核）：系负责人：，年月日

摘要本课题来源于国家自然科技基金项目：超声、臭氧、紫外协同处理废水的机理与参数优化研究(批准编号：10974044)和超声水处理反应器的参数优化及机理研究（批准编号：10574038）。随着世界范围内水污染现状的日趋严重，超声水处理技术作为一种无二次污染、极具发展潜力的新型水处理技术引起了人们的广泛关注。本文以超声水处理为最核心技术，基于作者所在课题组的前期工作，对超声水处理系统进行规划设计，并根据技术领域的不同将其分解若干子题目。 论文实现用于超声水处理的功率源，要求输出电功率最大可达100W且可调，频率可调范围为200kHz～500kHz，频率可调步进为当前工作频率的1%。本文通过多种设计方案的理论分析和实验对比，最终确定了采用CPLD的波形产生电路和半桥驱动芯片组成的D类功放为设计方案。论文还设计了易于实现的调谐匹配电路，以提高功放驱动压电超声换能器的效率。论文兼顾作者所在毕业设计团队的技术基础，对团队内涉足较少的嵌入式系统进行了学习，通过多种方案论证研究，确定采用WindowsCE作为课题核心控制部分的平台，并完成了该操作系统的移植。论文由八章组成。第一章阐述了课题研究方向的重要性，第二章介绍了课题的总体规划设计，提出了课题关键技术，第三章、第四章分别设计了多种超声功率源的信号产生电路和功率放大器电路，并通过实验总结出各自的特点。第五章介绍了超声换能器的调谐匹配设计。第六章针对印刷电路板中的干扰问题，用电磁兼容(EMC)理论分析了导致不稳定的原因，并在实践的基础上总结了干扰的处理方法。第七章选用并移植了嵌入式操作系统WindowsCE。第八章，总结了设计过程中的心得体会，并对系统的功能拓展进行了展望。【关键词】超声水处理D类功放阻抗匹配电磁兼容性嵌入式操作系统

ABSTRACTThesubjectissupportedbyNationalNaturalScienceFoundationofChina,Ultrasonicreactorforwatertreatment,mechanismofparameteroptimization(ApprovedID:10974044)andUltrasonicreactorforwatertreatmentandmechanismofparameteroptimization(ApprovedID:10574038).Withtheworldwidewaterpollutionbecomingmoreandmoreserious,asapotentialnewtechnology,thetechnologyofwatertreatmentbyultrasonicarousedextensiveattentionbecauseofitsnosecondarypollution.Thepaperwhichusedultrasonictreatmentasthecoretechnology,hasplanedanddesignedtheultrasonicwatertreatmentsystem,someresearchofwhicharebasedonauthor’sandotherspreviouswork.Thesystemhasbeendividedintosomesub-projectsinaccordancewithdifferenttechnologyfields.Ultrasonicpowersourcehasbeendesignedandcanoutputthemostoutputpowerof100Wandadjustable,thefrequency200~500kHz,thefrequencycanadjuststepatabout1%oftheworkingfrequency.Throughcomparingdifferenttheoryanalysisandexperiments,classDpoweramplifierwhichmadeupofthesignalcircuitgeneratedbyCPLDandhalf-bridgedriverICisfinallyconfirmed.Theeasyfeasibletuningmatchingcircuithasbeendesignedtoimprovepiezoelectrictransducerefficiency.Theauthorlearnstheembeddedsystemwhichfewmembersofteamsetfootinit.Byvariousschemedemonstrated,WindowsCEhasbeentransplantedsuccessfullyasthecorecontrolpartoftheplatformissue.Thereareeightchaptersinthepaper.Thefirstchapterdescribestheimportanceofsubjectresearchdirection;thesecondchapterintroducesthesubjectgeneralplanningandputsforwardsomekeytechnology.ChapterIII,IVdesignvarioussignalgeneratedcircuitsofultrasonicpowersourceandpoweramplifiedcircuitsrespectivelyandsummarizetheirowncharacteristicsbyexperiments.ChapterVintroducesthetuningmatchdesignofultrasonictransducer.ChapterVIanalyzestheproblemaboutprintedcircuitboardintheinterferencebyEMC(electromagneticcompatibility)theoryandsummarizesmethodsofinterferencetreatmentbasedonpractice.ChapterVIItransplantstheembeddedsystemWindowsCE.ChapterVIIIsummarizestheexperienceduringthedesigningprocessandputsforwardtheextensiontothesystem.【Keywords】Ultrasonicwastewatertreatment;ClassDpoweramplifier;Impedancematching;EMC;EmbeddedSystem

目录TOC\o"2-3"\h\z\u\t"标题1,1"第一章绪论 -1-第一节国内水污染状况及治理 -1-第二节课题简介 -2-一、课题来源与背景 -2-二、课题的主要工作 -3-第二章超声水处理系统的规划设计 -4-第一节总体设计规划 -4-第二节课题子题目分解 -5-一、流量测量装置设计 -5-二、无线水质监测装置设计 -6-三、污水处理装置设计 -6-四、控制中心设计 -7-五、控制室其他电子设备设计 -8-第三节关键及核心技术 -8-第三章超声功率源波形发生器设计 -10-第一节波形参数和设计难点 -10-第二节单片机及倍频电路设计方案 -10-一、锁相环原理及倍频电路分析 -12-二、基于锁相环74HC4046倍频电路硬件设计 -14-三、基于锁相环74HC4046倍频电路软件设计 -16-第三节单片机及DDS设计方案 -17-一、 DDS原理 -17-二、基于AD9850电路硬件设计 -18-三、基于AD9850电路软件设计 -20-第四节CPLD设计方案 -23-一、CPLD选型 -23-二、基于EPM570的硬件设计 -24-三、基于EPM570的软件设计 -25-第五节设计方案对比 -28-第四章功率放大器设计 -29-第一节功率和频率需求 -29-第二节各类功放特点 -29-第三节D类功放设计方案 -31-一、MOS驱动芯片及脉冲变压器设计方案 -33-二、半桥驱动芯片设计方案 -35-三、设计方案对比 -41-第五章超声换能器调谐匹配设计 -43-第一节超声换能器结构分析 -43-第二节阻抗匹配理论分析 -44-第三节匹配电路设计 -46-第六章电路板抗干扰设计 -48-第一节电磁兼容基本原理 -48-第二节元件工作特性分析 -49-一、电阻 -49-二、电容 -50-三、电感 -50-四、变压器 -51-第三节提高PCB电磁兼容能力 -52-一、抑制噪声源 -52-二、消除传输路径 -53-三、提高系统稳定性 -54-第七章系统核心控制部分设计 -55-第一节操作系统的选取和移植 -55-一、主流的嵌入式操作系统介绍和选取 -55-二、移植WindowsCE -58-第二节嵌入式数据库的选取 -59-第八章总结与展望 -61-参考文献 -63-致谢 -66-附录 -67-一、英文原文 -67-二、英文翻译 -71-三、采用DDS方案的整机设计原理图和PCB -75-四、采用DDS方案的整机PCB板和效果图 -76-五、锁相环实验模块 -77-六、H桥驱动实验模块 -78-七、攻读学士学位期间主要工作与成果 -7979-第一章绪论第一节国内水污染状况及治理多年以来，水资源不足、水污染以及洪水灾害制约了中国很多地区的经济发展，影响了公众健康和福利。华北已经是水稀缺地区，而整个中国也很快会成为世界上水资源紧缺的国家之一。经济发展和人口增长的持续，以及快速的工业化和城市化使中国水资源承受的压力进一步加大。用水需求与有限供给之间差距扩大，以及大面积的污染造成的水质恶化，有可能会在中国引发一场严重的缺水危机。中国领导人已经意识到水资源问题的严峻性，正在致力把中国建设为一个节水型社会。“十一五”规划(2006～2010年)确定了水资源管理的一系列政策目标和重点，如采用更加统一协调的管理体制，从供给管理向需求管理转变，将流域管理与区域管理相结，初步建立水权交易制度等。在过去三十年里，尽管中国为控制污染作出了很大努力，但水污染依然日益加剧，从沿海向内陆地区、从地表水向地下水蔓延。2006年，中国污水排放总量上升到了537亿吨。从2000年开始，生活污水排放超过工业污水排放，成为最大的污染源。水污染事件也构成严重威胁。频繁发生的水污染事件加大了对本已相当脆弱的水环境的压力，导致下游地区数百万人口饮用水受污染，严重威胁公众身体健康和生活质量。由于长期持续的污染，中国大多数水体的水质普遍恶化。2004年，在745个监控河段中，28％的水质属于劣五类(即用于任何目的都不安全)，32％属于四类和五类(只可用于工业和农业灌溉)；在监控的27个主要湖泊和水库中，48％的水质属于劣五类，23％属于四类和五类，只有29％达到二类和三类标准(经处理后可供人类使用)。根据世界银行的一份研究报告，水危机导致的损失已经占到中国GDP的约2．3％。随着工业的发展，大量含有毒有害的、难降解的有机废水被直接排放到自然界中，造成了江河湖泊的严重污染。与此同时，包括江苏太湖、安徽巢湖和云南滇池在内的国内三大湖泊也正饱受蓝藻泛滥的威胁。因此寻找一种高效率、低成本、无二次污染的废水处理技术已迫在眉睫[1]。超声学作为声学中最活跃、渗透性最强的一个分支，近年来随着电子技术和超声工程材料的发展，在国防建设、国民经济、人民生活以及科学研究的各个领域均得到了广泛的应用。利用功率超声辐照溶液时产生的空化效应对水体中的污染物进行处理研究始于20世纪90年代初。本世纪以来，随着水环境的恶化和水资源的紧张，国内外越来越多的专家学者参与到这项新技术的研究工作中[2-5]。第二节课题简介一、课题来源与背景本课题来源于国家自然科技基金项目：超声、臭氧、紫外协同处理废水的机理与参数优化研究(批准编号：10974044)和超声水处理反应器的参数优化及机理研究（批准编号：10574038）课题“超声、臭氧、紫外协同处理废水的机理与参数优化研究”从超声、臭氧、紫外协同处理废水的机理研究入手，其核心是空化效应的增强机理和液体中的氧化降解的化学机理研究。在液体中辐照功率超声的同时，通入具有强氧化性的臭氧气体，并加入紫外光催化氧化，不仅仅能大大增强液体的空化效应，而且能提高氧化能力和反应速率，是声化学领域的一项新的应用基础研究。该方法是一项快捷、无二次污染和富有发展前景的新型水处理技术，对缓解日益严重的水污染现状具有十分重要的意义。课题“超声水处理反应器的参数优化及机理研究”要求研制大容量高效声化学反应器，并选取多种难以降解的有机污染物溶液和有机废水，改变各种试验条件（频率、功率、占空比、波形、声强、时间、聚焦、PH值、溶解气体）进行平行对比试验，在改进声化学反应器设计的同时，研究各种声化学反应器的超声降解有机物或超声水处理的基本规律，揭示功率超声的空化产额与声参数之间的基本关系。与传统水处理技术中的化学法、生物法、生物化学法、活性炭吸附法等不同，超声水处理技术是一项集高级氧化、热解、超临界氧化为一体的、以物理处理为主的新型水处理技术。它最大的优点是在处理废水的过程中操作简单、降解速度快、不产生二次污染，对水体中的其他生物影响比较小。但长期以来，该项技术始终停留在实验室研究阶段，而无法在实际废水处理中发挥效用，究其原因，主要有以下三个方面：一是利用超声空化效应降解有机废水或处理蓝藻的机理还有待进一步探究；二是缺少高效的声化学反应器和功率驱动器，使超声能量在水处理过程中得到有效发挥；三是缺乏超声污水系统整体的设计，使它无法进入实际应用阶段以探究其利弊。在作者所处实验室团队多人多年来探索的基础上，以上三方面稳定均得到一定程度的解决，本课题将在此基础上对超声污水处理系统进行整体的规划和设计，并围绕该系统的关键技术进一步地探索。二、课题的主要工作在本人的本科毕业设计阶段主要完成本课题的以下工作：1、了解化学、生物、生化、物理法处理废水的原理。2、了解目前工业废水处理厂的结构。3、设计一个整套的污水处理系统。4、将污水处理系统分解为若干功能块。5、分解提炼出污水处理系统中的关键技术，并加以分析和设计。6、了解各类频率合成技术，通过实验对比，设计出符合课题要求的信号源。7、掌握大功率D类功放原理，通过实验对比，设计出最适合课题要求的功放。8、掌握阻抗匹配的原理，并设计本系统所需的匹配网络。9、了解基本的电磁兼容性设计，总结提高印刷电路板稳定性的方法。10、了解嵌入式操作系统和嵌入式数据库，经对比选择适合本课题的嵌入式操作系统和数据库。

第二章超声水处理系统的规划设计第一节总体设计规划图2.1是超声污水处理系统的总揽图。图2.SEQ图1.\*ARABIC1超声污水处理系统的总揽图左上角的工厂为污水源，为避免工厂任意排污，本系统在向工厂供水处和工厂排污处设置了两个流量监测装置，处于工厂排污处的设备还带有污水中污染物含量检测功能。每个污水处理池中均有超声、臭氧联合处理装置，还有水质检测装置。借助于无线节点，污水处理装置可通过控制室内的控制中心进行控制，水质信息也即时地传到控制中心来。控制室内的服务器将来上述的控制信息、水质信息，传输到远程数据服务器上储存，远程终端同样可以通过因特网访问控制室的服务器。控制室设置了基于RFID的门禁系统，控制室内有语音报警和大型LED屏，以提醒操作人员关键的信息。第二节课题子题目分解本系统所包含的内容很多，涉及的技术领域也很广。本实验室团队采用分组开发和设计的方式，根据涉及内容和技术领域，分为如下五个子课题。一、流量测量装置设计本课题需设计的是基于超声方法的流量计，采用超声的方法制作的流量计应具有非接触式测量；为无流动阻挠测量的特点。超声流量计和电磁流量计一样,因仪表流通通道未设置任何阻碍件,均属无阻碍流量计,是适于解决流量测量困难问题的一类流量计,特别在大口径流量测量方面有较突出的优点,近年来它是发展迅速的一类流量计之一。根据对信号检测的原理超声流量计可分为传播速度差法(直接时差法、时差法、相位差法和频差法)、波束偏移法、多普勒法、互相关法、空间滤法及噪声法等。基于不用的原理所设计的流量计一般有如下用途：(1)传播时间法应用于清洁、单相液体和气体。典型应用有工厂排放液、液化天然气等；(2)多普勒法适用于异相含量不太高的双相流体,如未处理污水、工厂排放液、脏流程液，通常不适用于非常清洁的液体[6-7]。如图2.1中A点所示，流量测量装置用于计量用水、污水排放流量和总量，为污水处理中心的控制操作提供相应参数。根据流量监测装置的原理和结构，将此部分分为发射装置、接收装置和输入输出模块三个子课题进行设计。二、无线水质监测装置设计水质中有PH、色度、五日生化需氧量(BOD5)、化学需氧量(COD)、甲醛、苯胺类、硝基苯类、阴离子表面活性剂(LAS)、挥发酚等众多物质需要检测，本系统中需要设计相应的检测装置对其含量进行测量，并通过借助无线传感网络将其含量信息传递给污水控制中心，为污水处理中心的控制操作提供相应参数。如图2.1中，标有字母B的地方均是需放置无线水质监测装置的地方。此部分内容可视为整个超声污水处理系统的“眼睛”，污水处理系统只有通过它“看”到当前污水中的污染物的种类、含量后，还知道如何发号司令——采用什么样的频率、多大的功率的超声处理污水。考虑团队人员有限，本次设计中仅计划对水温、PH值、水浊度、水中甲醛甲醛含量进行测量，故本部分拟定如下四个子题目：1、超声水处理系统中水温无线传感器节点设计。2、超声水处理系统中PH值无线传感器节点设计。3、超声水处理系统中水浊度无线传感器节点设计。4、超声水处理系统中水中甲醛无线传感器节点设计。以上四个子题目除了选用水质监测所用传感器和应用电路不同外，所需的无线传感器需相同，并统一于同样的网络编址，统一的命令和数据帧传输格式。三、污水处理装置设计通过作者所在课题组前期的调研、文献阅读及基础研究表明，超声水处理作为一项极具潜力的新技术，而加快研制拥有自主知识产权的高频大功率超声驱动设备的步伐，作为突破这项新技术在工程领域实际推广应用的瓶颈的硬件条件，已显得迫在眉睫。本课题的技术攻坚部分也多集中于此，可以认为本部分为整个超声污水处理系统的“手臂”，它设计的合理性直接影响到系统处理污水的能力。图2.1中，标有符号C的点是需放置污水处理装置的地方。该部分主要分为如下几个子课题：1、超声水处理装置的功放模块的设计 需要对比现有的各类功放的特点，通过理论分析，设计出最大功率为100W，最高频率能达到1MHz的功率放大器。2、超声水处理装置的匹配网络的设计在压电超声换能器应用中，匹配电路有很重要的作用：一是调谐匹配，即通过匹配电路调节换能器阻抗，使换能器尽量接近纯阻状态，减少无功分量；二是阻抗匹配，即改变换能器电路的阻抗，使之与电源达到阻抗匹配，保证换能器获得最大的电功率。若匹配不当，将导致换能器不能正常工作，还可能导致换能器损坏。该课题需要通过理论分析设计出一个稳定的匹配网络电路[8]。3、超声水处理装置的可调电感设计 在调谐匹配网络设计中，需要利用电感去匹配容性负载，使得最终的负载呈现纯阻性，为了便于实验调整和实现调谐智能化，需基于单片机和步进电机，设计一个数控的可调电感。四、控制中心设计 控制中心在本系统中担当“大脑”的角色，整个系统的反应速度，反应准确度，以及信息发布的速度均影响该系统可靠性。控制中心在图2.1所示的D和F点处。控制中心的设计可分为如下三个子课题：1、超声水处理系统的无线传感器网络协调器设计 本课题中水质监测和污水处理装置均通过无线节点与控制中心进行信息交互的，在控制中心处，需设计一个无线传感器网络协调器，它的任务是维护整个无线网络，对网络的突发情况作出处理，汇集各传感器节点的信息，以及向各个传感器节点发布控制命令。2、超声水处理系统的设备现场状态集控器设计现场状态集控器需要有人工控制模式和自动模式，它汇集本系统下所有设备的状态信息。操作人员可以通过它查询和修改各设备的工作状态；在无人值守的状态下，它也能通过事先设计的控制方案进行自动控制系统中的各设备，以保证系统的健康。3、超声水处理系统的WEB服务器信息发布系统控制中心还提供了远程查询和控制手段，操作人员可以通过终端计算机进入到WEB服务器进行相关操作。五、控制室其他电子设备设计为了保证超声污水处理系统的稳定、可靠的运行，还需要给它买一份“保险”，如图2.1所示E点放置有基于RFID的门禁系统、还有语音提示功能和LED大屏显示。1、超声水处理中控室的RFID门禁系统在控制室的入口处，需设计一个基于RFID的门禁系统，通过读取RFID卡来识别工作人员的信息，实现智能化管理。2、超声水处理系统中智能语音与LED显示装置在控制室的内处，需设计一台集语音和LED显示为一体的装置，系统的关键信息可以通过LED显示屏显示出来，智能语音系统还可以提供必要的语音提示。第三节关键及核心技术本章的前两节的内容已介绍了课题的总体规划，通过对课题的分解和子题目的分析，结合本科毕业设计的难度和要求，加之作者所在课题组前期的总结，提炼出本系统所需要着重研究的几个关键和核心技术：1、频率可调信号源。需要对比各类频率合成技术，选取最适合的方案，为本课题的关键技术之一。2、大功率死区时间可调D类功放。需要通过理论分析、元器件的选取和实验的方法设能调整最佳死区时间的D类型功放，为本课题的核心技术之一。3、超声换能器匹配网络。工作用的超声换能器是一个变容的负载，设计一个能动态匹配的调谐网络是比较麻烦的，故为本课题的核心技术之一。4、印刷电路板抗干扰设计。目前，本科阶段的学生大部分设计的印刷电路板均能完成电路功能，但是稳定性上欠佳。本课题要求在电磁兼容性(EMC)学习的基础上，总结抗干扰印刷电路板设计方法。是本课题的关键技术之一。5、无线网络构架。无线传感器网络相对其他课题来说比较抽象，调试无线网络更是一个不容易的工作。指定相应的协议和构架无线网络是本课题的关键技术之一。6、嵌入式操作系统和嵌入式数据库的移植。嵌入式操作系统对于本科学生大多是一个生疏的课题，对于从未接触过的学生来说，上手也相对较慢。因此到底应该选取怎样的嵌入式操作系统和怎样的嵌入式数据库，需要有经验的人通过学习和实验，以起导向性的作用。此为本课题的关键技术之一。

第三章超声功率源波形发生器设计第一节波形参数和设计难点当前众多国内外的学者对超声水处理技术进行了研究。结果表明，影响处理效果的因素主要有两大类：化学因素和物理因素。其中化学因素有：被处理溶液的pH值、初始浓度、声化学反应温度等；物理因素有：超声的频率、声功率、声强以及声化学反应器的物理结构（实质是声场分布）等。超声换能器的频率和声功率（声强）是影响处理效果的最重要的物理因素之一[9]。对一台超声功率源而言，对超声换能器所能提供的超声频率和功率是重要的两项技术指标。而要确定这两项指标，则需要弄清楚功率超声在处理废水中的最佳频率和最佳声功率（声强）。为弄清功率超声的频率与废水处理效果之间的关系，本毕业设计团队所在的课题组在前期开展了超声降解模拟有机废水——对硝基苯酚（p-nitrophenol，简称PNP）溶液的频率效应实验研究。过阅读文献和进行前期的水处理试验发现，超声频率和声功率（声强）是影响超声水处理效果的两个重要因素，且处理不同物质所对应的最佳频率有所不同。其次，本课题的还需要兼顾实验室研究的需要，故需要设计的超声功率波形发生器满足如下条件：1、频率可调范围为40kHz～1MHz；2频率步进可达当前频率的1%；3、在驱动全桥电路时，能加入死区时间控制以保证系统的稳定和安全。第二节单片机及倍频电路设计方案 本功率源系统所驱动的超声换能器，对驱动信号的频率、相位稳定度要求较高。由上文可知，需要波形发生电路产生占空比约为50%的方波。尽管目前常用的单片机的定时器均有比较输出功能，但在本系统特殊的应用下却，却无法满足要求。以常用的单片机ATMEGA16为例，它的定时器产生波形原理如图所示[10-11]，16位的计数器TCNT在外部时钟的作用下进行累加，当累加到波形中预设的A点时候，波形输出脚复位，当累加到预设的B点时，引脚置位。令外部时钟为,单片机产生的波形频率为，预设点B对应的值为(取值为1～216)，则产生波形的频率为 (式3.SEQ式3-\*ARABIC1)ABAB图3.SEQ图3.\*ARABIC1MEGA16快速PWM原理显然，上式为反比例函数。当使用8MHz的晶体振荡器作为ATMEGA16单片机的时钟源时，即=8MHz。设有两输出频率和，分别满足如下关系：(式3.SEQ式3-\*ARABIC2)(式3.SEQ式3-\*ARABIC3)令和的差值为，有：(式3.SEQ式3-\*ARABIC4)在系统所需要的最低频率点=40kHz时，计算得=200。+1=201，由式3.2得对应输出频率=39.800kHz，=200Hz。在系统所需要的最高频率点=1MHz时，计算得=8。+1=9，由式3.3得对应输出频率=889kHz，=111kHz。不难发现，满足反函数关系的式3.4在低频段，取值较大，此时较小。而在输出高频段，取值较小，此时较大。太大以后，使得单片机无法产生处于和之间的众多频率的波形，导致大量的调谐盲区出现，因而无法胜任课题要求。下面，对加单片机输出信号加入倍频电路后进行理论分析。倍频电路的表达式为：(式3.SEQ式3-\*ARABIC5)其中是上文中已提到的单片机产生的波形频率，为对进行N倍频后的频率，将式3.1带入式3.5，得(式3.SEQ式3-\*ARABIC6)按照上文中的分析方法，令此时为128倍频(N=128),单片机时钟晶振=8MHz。根据式3.6可以求得输出频率在课题所需的最低和最高频点的相关参数，如表3.1所示:表3.SEQ表3.\*ARABIC1128倍频后的分频系数和频率步进关系+12/(+)40kHz256002560139.998kHz2Hz0.005%1000kHz10241025999.024kHz976Hz0.097%可见，通过倍频之后，在课题需求的频率段内，频率分辨率高很很多，完全能满足课题的需求。一、锁相环原理及倍频电路分析 锁相环(PLL)是一个相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的。基本的锁相环是由鉴相器(PD)，环路滤波器(LF)和压控振荡器(VCO)三部分组成，其结构示意图如图3.2所示。图3.SEQ图3.\*ARABIC2锁相环结构示意图从上图可以看出，鉴相器是相位比较装置，用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是对应于这两个信号相位差的函数。在环路滤波器的作用下，滤除中的高频成分和噪声，输出电压。与压控振荡器的输出信号的频率存在一定的函数关系。可见，只要环路设计恰当，上述变化能使输出信号和输入信号的频率一致起来，最终两者的频率能完全一致，而两者的相位差将保持某一恒定值，则环路低通滤波器的输出为一个直流电压，VCO的频率将停止变化，这时，环路处于“锁定状态”[12]。锁相环频率合成技术是在上世纪40年代初根据控制理论的线性伺服环路发展起来的，最早用于电视机的扫描同步电路，以减少噪声对同步的影响，从而使电视的同步性能得到重大改进。同时，它的低噪声跟踪特性也得到人们的高度重视，发展越来越快，以至于今天被广泛的应用于无线电技术领域的各个方面。利用锁相环构成的频率合成器原理图如图3.3所示。令输入信号频率为，把它加载到相位比较器的一端，VCO输出的信号经过可预制分频器(N分频)后输出到相位比较器的另一端，这两个信号进行比较，当PLL锁定后，得到，移项有，达到了对输入信号进行N倍频的目的。图3.SEQ图3.\*ARABIC3PLL频率合成器原理图二、基于锁相环74HC4046倍频电路硬件设计本设计所用的PLL倍频电弧由集成锁相环74HC4046与分频器CD4060一起构成。74HC4046是一款最大工作频率能达到12MHz(VCC=4.5V)的锁相环。其内部结构见图3.4，由于它内部的集成的是RC型的压控振荡器，因此必须外接电容C1和R1作为充放电元件以设置它工作的中心频率(CenterFrequency)，当PLL对跟踪的输入信号的频率宽度有要求时，还需要外接电阻R2以设置最大偏移频率(OffsetFrequency)。图3.SEQ图3.\*ARABIC474HC4046内部结构 考虑到本课题的频率要求，故设计PLL能提供的波形频率变化范围为40k~2MHz。根据74HC4046数据手册上如图3.5(a)所示的典型中心频率图和图3.5(b)，并通过实验的方法最终选取R1=10k，R2=,C1=330pF。(a)R1和C1与典型中心频率关系(b)R2和频率偏移关系图3.SEQ图3.\*ARABIC574HC4046参数设置 二进制串行计数器CD4060内部结构原理图如图，它具有14级计数，但只有10个计数输出端。图3.SEQ图3.\*ARABIC6CD4060内部结构原理图在课题前期进行实际超声水处理实验时发现，超声换能器工作时所处环境(被处理对象)不同，换能器的实际工作时的谐振频率与标称频率略有不同，需根据换能器标称的谐振频率大致确定实际工作时的谐振频率所在的范围。以标称频率为中心频率，适当的通过频率增减来实现调谐，根据系统需要，调谐过程中的频率分辨率不能太大，本课题中，将频率分辨率设定为中心频率的1%。在本章第二节的开始，已经通过理论分析可知，电路的倍频数为128就完全能胜任课题的要求。本设计原理图如图3.7所示，预留了128、256、512可选分频连接端口，以实现对应的倍频数。图3.SEQ图3.\*ARABIC7倍频电路原理图三、基于锁相环74HC4046倍频电路软件设计单片机产生规定频率的程序流程图如图3.8所示。当系统开机，单片机需要初始化定时器，即设置分频系数、计数值。实验室日常使用时，常希望开机后能希望仪器保持上此操作结束后的频率，故这里设计了EEPROM存储上次使用结束后的频率状态，待开机后定时器会自动载入该定时值。机器运行的过程中，频率是允许用户调整的。系统时刻检测是否有修改频率指令，以完成对应操作。图3.SEQ图3.\*ARABIC8基于倍频电路的软件流程图第三节单片机及DDS设计方案DDS同DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（DirectDigitalSynthesizer）的英文缩写。与传统的频率合成器相比，因DDS技术有突出的特点，如输出波形灵活且相位连续、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低、集成度高、功耗低、体积小等，使其在频率合成源技术中被广泛应用。DDS原理DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理如图3.9所示，主要由相位累加器(PHASEACCUMULATOR)，波形存储器和DA转换器组成。图3.SEQ图3.\*ARABIC9DDS基本结构图一个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。DDS正是利用了这一特点来产生正弦信号。如图3.10，根据DDS的频率控制字的位数N，把360°平均分成了2的n=2N次等份。假设系统时钟为，输出频率为。如果在时钟作用下，每次转动一个角度，则可以产生一个频率为的正弦波的相位递增量，此频率为分辨率，可见，当为芯片所允许的最大125MHz时候，具有最小的频率分辨率0.29Hz。那么只要选择恰当的频率控制字M，使得，就可以得到所需要的输出频率。图3.SEQ图3.\*ARABIC10DDS相位步进原理图相位和幅度的转换需要通过波形存储器，用相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。如上文中，我们已经得到了合成频率为的波形所对应的相位信息，然后通过波形存储器把0°~360°的相位转换成相应相位的幅度值。比如当DDS选择为2Vp-p的输出时，45°对应的幅度值为0.707V，这个数值以二进制的形式被送入DAC。这个相位到幅度的转换事实上是一个查表的过程。DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能[13-15]。二、基于AD9850电路硬件设计AD9850采用先进的CMOS工艺，其功耗在3.3V供电时仅为155mW，扩展工业级温度范围为-40～80℃，采用28脚SSOP表面封装形式。AD9850的引脚排列图3.11(a)所示，图3.11(b)为其功能框图。AD9850内含可编程DDS系统和高速比较器，能实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器，它由一个加法器和一个N位相位寄存器组成，N一般为24～32。每来一个外部参考时钟，相位寄存器便以步长M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0°～360°范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC以输出模式量。(a)AD9850引脚(b)AD9850内部结构图图3.SEQ图3.\*ARABIC11AD9850引脚和内部结构图AD9850采用32位的相位累加器将信号截断成14位输入到查询表，查询表的输出再被截断成10位后输入到DAC，DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻RSET调节，调节关系为ISET=32(1.148V/RSET)，RSET的典型值是3.9kΩ。将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。AD9850在接上精密时钟源和写入频率相位控制字之间后就可产生一个频率和相位都可编程控制的模拟正弦波输出，此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125MHz的时钟下，32位的频率控制字可使AD9850的输出频率分辨率达0.0291Hz；并具有5位相位控制位，而且允许相位按增量180°、90°、45°、22.5°、11.25°或这些值的组合进行调整。AD9850有40位控制字，32位用于频率控制，5位用于相位控制。1位用于电源休眠（Powerdown）控制，2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到AD9850。默认状态下是并行输出方式，若要进入串行方式，需要通过如图3.12的引脚设置。图3.SEQ图3.\*ARABIC12AD9850串行输出传输引脚配置图考虑到本设计中单片机引脚资源有限，故采用了串行数据传输的方式。DDS部分的电路如下图所示。图3.SEQ图3.\*ARABIC13AD9850应用电路图三、基于AD9850电路软件设计图是控制字串行输入的控制时序图，在串行装入方式中，通过总线D7将数据输入到寄存器，在重复40次之后再在FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器，AD9850将自动更新DDS输出频率和相位，同时把地址指针复位到第一个输入寄存器。图3.SEQ图3.\*ARABIC14串行数据传输时序图串行传输的40个数据位如图所示，WO~W31是频率控制字,控制输出频率为，W32和W33是模式控制字，W34控制AD9850进入休眠模式，W36~39是相位控制字。图3.SEQ图3.\*ARABIC15AD9850控制字 串行模式下对40个数据位的写入代码如下：voidWriteAD9850(longintF,charP){ longintcnt=0; floattemp=4294967296/CLKIN;temp=temp*F;F=(longint)temp;//由传入的频率F计算出计数值 for(;cnt<32;cnt++) { if(F&(1<<cnt)) //send1 { Set_AD9850_SDA(); AD9850_Delay(); Set_AD9850_SCK(); AD9850_Delay(); Clr_AD9850_SCK(); AD9850_Delay(); } else//send0 { Clr_AD9850_SDA(); AD9850_Delay(); Set_AD9850_SCK(); AD9850_Delay(); Clr_AD9850_SCK(); AD9850_Delay(); } } //send0W32 //send0W33 //send0PowerDown for(cnt=0;cnt<3;cnt++) { Clr_AD9850_SDA(); AD9850_Delay(); Set_AD9850_SCK(); AD9850_Delay(); Clr_AD9850_SCK(); AD9850_Delay(); } cnt=0; for(;cnt<5;cnt++) { if(P&(1<<cnt)) { //send1 Set_AD9850_SDA(); AD9850_Delay(); Set_AD9850_SCK(); AD9850_Delay(); Clr_AD9850_SCK(); AD9850_Delay(); } else { //send0 Clr_AD9850_SDA(); AD9850_Delay(); Set_AD9850_SCK(); AD9850_Delay(); Clr_AD9850_SCK(); AD9850_Delay(); } } Set_AD9850_UD(); AD9850_Delay(); Clr_AD9850_UD(); AD9850_Delay();}第四节CPLD设计方案 CPLD(ComplexProgrammableLogicDevice)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。CPLD主要是由可编程逻辑宏单元围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。CPLD在结构上主要包括三个部分：可编程逻辑宏单元；可编程输入输出单元；可编程内部连线。高集成度、高速度和高可靠性是最明显的特点，其时钟延迟可以达ns级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。在高可靠应用领域，如果设计的当，将不会存在类似于MCU的复位不可靠和PC可能跑飞等问题。本设计考虑CPLD方案，正是因其具有高速，和高稳定性，能达到ns分辨率的特点[16]。一、CPLD选型由于各PLD公司的CPLD产品在价格、性能、逻辑规模和封装以及对应的EDA软件性能等方面各有千秋。在实际应中应从资源量、速度以及封装和价格上进行考虑。具体地，首先应该考虑根据应用估计所需的I/O口数，通过编译环境估测所需逻辑门数和宏单元数。值得注意的是硬件描述语言的选择、描述风格的选择以及HDL综合器的选择会影响资源的利用，如选择速度优化，则将耗用更多的资源，而若选择资源优化，则反之。又如许多组合电路比时序电路占用的逻辑资源要大，如并行进位的加法器、比较器以及多路选择器等。本设计中，事先采用VerilogHDL在QUARTUSII下进行编译和仿真，已得所需宏单元数为300个左右。因CPLD在系统中承当任务较少，引脚需求量只有20只即可。其次应该考虑的是芯片速度随着可编程逻辑器件集成技术的不断提高，CPLD的工作速度也不断提高，脚间时延已达ns级，具体设计中应对芯片速度的选择有一综合考虑，并不是速度越高越好。芯片的速度选择应与所设计的系统的最高工作速度一致。使用了速度过高的器件将加大电路设计的难度。这是因为器件的高速性能越好，其对外界微小毛刺信号的反应灵敏度越高，若电路处理不当，或编程前的配置选择不当，极易使系统处于不稳定的工作状态。本设计中，因需要较高的频率分辨率，故所以的CPLD的时钟晶振应在100M最佳。另外，出于抗干扰和布局考虑，还需要注意CPLD封装的选择。CPLD的封装中主要有PLCC、PQFP、RQFP、TQFP、MQFP、VQFP、PGA和BGA等。同一型号类型的器件可以有多种不同的封装。各种封装在安全性、稳定性、和使用方便性上均有自己的特点，这里不做赘述。本设计中，考虑到焊接和市面上购买方便，故采用PLCC封装，为了简化设计，本设计拟打算和单片机和CPLD共同实现功能模块，即CPLD只负责产生波形，而单片机将用户输入的波形计算出相关参数，经过自定义的通信方式传输给CPLD，并使能CPLD产生波形。如此，CPLD的任务就是与单片机通信以及产生波形[17-18]。综合考虑了系统的资源、工作速度、扩展性等因素后，决定采用Altera公司的CPLD器件EPM240T100C5。其可用门数为570门，拥有典型等效宏单元440个，并且支持基于JTAG接口的ISP功能。二、基于EPM570的硬件设计 基于CPLD的方案几乎不需要额外的硬件，只需要选择合适的晶振使得产生的波形满足系统需要即可。由于利用CPLD产生方波的形式类似于单片机PWM的计数的方法，故输出频率仍满足式3.1的公式。以120MHz晶振计算，经式3.2～式3.4得到下表3.2。表3.SEQ表3.\*ARABIC2CPLD分频系数和频率步进关系+12/(+)40kHz3000300139.986kHz14Hz0.035%1000kHz120121991.736kHz8264Hz0.8298% 可见，因最大的频率步进仍然满足小于1%的要求，故选用120MHz可以满足课题要求。图3.SEQ图3.\*ARABIC16CPLD最小系统原理图三、基于EPM570的软件设计基于EPM570设计的模块原理图如图3.17(a)所示，图3.17(b)模块软件流程图。该模块wd为数据等待引脚，当它为高时，单片机通过数据总线dut送入脉宽时间计数值，通过数据总线dt送入死区时间计数值。当wd为低后，模块开始产生波形。(a)波形产生模块(b)模块程序流程图图3.SEQ图3.\*ARABIC17波形产生模块及其程序流程图 在QuartusII7.2自带的仿真环境下得到如图3.18和图3.19所示的仿真波形。可以看出，载入不同的脉宽时间dut和死区时间dt，两输出通道out1和out2输出波形的占空比发生变化，两者死区时间也按要求变化(out1和out2同时为低电平的部分)。图3.SEQ图3.\*ARABIC18仿真波形一图3.SEQ图3.\*ARABIC19仿真波形二 产生上述波形的部分主要代码如下：moduleWaveWithDt(wd,clk,dut,dt,out1,out2); inputwd;//waitfordata inputclk; input[8:0]dut;//duty0~512 input[4:0]dt;//deadtime(0~512)*5% outputout1; outputout2; regout1; regout2; reg[9:0]per;//period reg[9:0]cnt1; reg[9:0]cnt2; always@(posedgeclk) begin if(!wd) begin //forout2 if(cnt2==per) cnt2=10'b0; if(cnt2<dut) out2<=1; elseif(cnt2<per) out2<=0; cnt2=cnt2+1'b1; if(cnt1==per)//forout1 cnt1=10'b0; if(cnt1<dut) out1<=1; elseif(cnt1<per) out1<=0; cnt1=cnt1+1'b1; end else begin per<=dut+dut+dt+dt; cnt1<=10'b0; cnt2<=dut+dt; out1<=0; out2<=0; end endendmodule第五节设计方案对比通过实验，单片机以及128倍频电路方案(以下简称PLL方案)、单片机及DDS方案(以下简称DDS方案)和CPLD方案进行对比，得到下表：表3.SEQ表3.\*ARABIC3各方案对比表方案晶振(MHz)最小频率分辨率(Hz)最大频率分辨率(Hz)死区时间调节模块成本(元)PLL方案82976无小于20DDS方案400.870.87可通过高速比较器实现大于100CPLD方案120148264可编程实现小于40 上表中，最小和最大分辨率的计算方法在各方案介绍的时候均有介绍，死区时间将在第四章做详细介绍，它在大功率的情况下是也是非常重要的一个方面。 综合表中数据，PLL方案是频率分辨率适中，设计成本最低，但是由于不能调节死区时间，故出于安全考虑，不能用于大功率的场合。DDS方案的频率精度最高，但是如果需要设置死区时间，选择高速比较器以及电路设计将是比较复杂的过程，而且模块成本也明显高于其他两种方案。CPLD的方案尽管频率精度方面显得比较粗糙，但可满足课题要求，由于可以采用软件的方式调节死区时间和成本比较低，故可作本课题中最佳的设计方案。

第四章功率放大器设计第一节功率和频率需求功率放大电路是一种能量转换电路。高频功率放大器的主要功用是在失真许可的范围内放大高频信号，为负载提供尽可能大的功率，其实质是在输入高频信号的控制下将电源直流功率转换成高频功率。与工作在线性状态的低频功率放大电路不同，对高频功放电路的控制方法、功放管的参数选择以及保护电路设计、抗干扰设计等有更高的要求。本课题要求功率放大器的输出功率可调，且最大输出达到100W。需经过放大的信号频率范围为0～1MHz。第二节各类功放特点功放管的工作电流、电压的变化范围很大，那么三极管常常工作在大信号状态或接近极限运用状态，有甲类、乙类、甲乙类等各种工作方式。为了提高效率，将放大电路做成推挽式电路，功放管的工作状态设置为甲乙类，以减小交越失真。常见的音频功放电路在连接形式上主要有双电源互补推挽功率放大器OCL（无输出电容）、单电源互补推挽功率放大器C（无输出变压器）、平衡（桥式）无变压器功率放大器BTL等。由于功放管承受大电流、高电压，因此功放管的保护问题和散热问题必须重视。功率放大器可以由分立元件组成，也可由集成电路实现。表4.1比较了各类功放电路按集电极电流导通角分类时的优缺点。从表中可以看出，功放逆变主电路作为信号产生模块的后级，由A,B,AB,C类放大器的特性可知，这几种模拟放大电路的共同特点是晶体管都工作在线性放大区域中，它按照输入信号的大小控制输出的大小，就像串在电源与输出间的一只可变电阻，控制输出，但同时自身也在消耗电能，并且影响放大器的效率的主要因素是无信号时的直流损耗。而对D类、E类开关功率放大器来讲，不仅效率高，而且体积和重量相对同功率的线性放大器大为减少[19]。表4.SEQ表4.\*ARABIC1各类功放电路按集电极电流导通角分类表类别工作状态导通角（Φ）性能比较适用范围A（甲）类线性Φ=180o非线性失真小；理论最大值50%，实际30-40%低频AB（甲乙）类线性90o<Φ<180o失真比B类小；实际效率可达60-70%低频B（乙）类线性Φ=90o比A类失真大，效率提高；理论最大值78.5%，实际50%左右低频C（丙）类线性Φ<90o效率提高但频率范围窄高频D（丁）类开关理论值可达100%，实际效率可以达85-95%高频D类开关功率放大器采用了和模拟放大器完全不同的技术。D类放大器是采用脉宽调制（PWM）原理设计，其功放管工作在开关状态。在理想情况下，功放管导通时内阻为零，两端没有电压，因此没有功率损耗；而截止时，内阻无穷大，电流又为零，也没有功率损耗。但在实际的工作中，D类放大器的功率消耗主要由两部分构成：开关损耗和导通损耗[20-21]。(a)MOS管开关工作示意图(b)MOS管结构示意图图4.SEQ图4.\*ARABIC1MOS管损耗示意图如图4.1所示，控制信号的峰峰值为VppMOS管源极和漏极间所加电压峰峰值为Vh。则MOS管上的开关损耗和导通损耗分别为式4.1和式4.2所示[22]：(式4.SEQ式4.\*ARABIC1)(式4.SEQ式4.\*ARABIC2) 式中，，。第三节D类功放设计方案 在以前设计和实验的基础上，D类功放采用H桥结构。H桥电路得名于它的形状酷似字母H，如图4.2(a)所示，常用于电机驱动电路。如图4.2(b)所示，当Q1和Q4管开启，Q3和Q2管截止时，电源直接通过Q1和Q4加载到负载两端，电流如粗箭头所示；如图4.2(c)所示，当Q1和Q4管截止，Q3和Q2管开启时，电源直接通过Q2和Q3加载到负载两端，电流与(b)图相反。后文将对叙述控制H桥电路的设计方案。(a)(b)(c)图4.SEQ图4.\*ARABIC2H桥示意图对于功率可调，本设计采用脉冲密度调制（PulseDensityModulation,PDM），它是一种脉冲宽度固定，用输入信号去调制脉冲频率的方式。实际上就是控制向负载馈送能量的时间来控制输出功率。这种控制方法的基本思路是：假设总共有N个调功单位，在其中M个调功单位里逆变器向负载输出功率；而剩下的N－M个单位内停止工作，负载能量以自然振荡形式逐渐衰减，不过通过选择高性能的开关管能够降低电路中能量衰减的时间。输出的脉冲密度为M/N，这样输出功率跟脉冲密度就紧密联系起来了。因此通过改变脉冲密度即占空比就可改变输出功率，并且结合后续电路的匹配网络能够达到电路最大功率的输出。PDM调制方式主要优点就是适合高频情况工作，且输出频率基本不变，开关损耗相对较小，易于实现数字化控制，比较适合于开环工作场合[23-24]。(a)PDM示意图(b)实现PDM原理图图4.SEQ图4.\*ARABIC3PDM示意图MOSFET开关时所需的驱动电流为栅极电容的充放电电流。因此，MOSFET的极间电容越大，在开关驱动中所需的驱动电流也越大。为了使开关波形具有足够的上升和下降速度，驱动电流要具有较大的数值，栅极驱动的要求触发脉冲具有足够快的上升和下降速度。为使MOSFET可靠触发导通，触发脉冲电压应高于管子的开启电压。为了防止误导通，在MOSFET截止时最好能提供负的栅源电压。在功率变换装置中，由于Ciss的存在,静态时栅极驱动电流几乎为零,但在开通和关断动态过程中,仍需要一定的驱动电流。因此往往需要驱动电路为主回路提供工作电流。在D类功放中，还需要考虑的一个问题就是死区时间。死区时间是PWM输出时，为了使H桥或半H桥的上下管不会因为开关速度问题发生同时导通而设置的一个保护时段。由于MOS管等功率器件都存在一定的结电容，所以会造成器件导通关断的延迟现象。为了使MOS管工作可靠，避免由于关断延迟效应造成上下桥臂直通，有必要设置死区时间，也就是上下桥臂同时关断时间。死区时间可有效地避免延迟效应所造成的一个桥臂未完全关断，而另一桥臂又处于导通状态，避免直通炸模块。死区时间大，模块工作更加可靠，但会带来输出波形的失真及降低输出效率。死区时间小，输出波形要好一些，只是会降低可靠性。最佳的设置是：一个周期内的死区时间占周期的10%。一、MOS驱动芯片及脉冲变压器设计方案 1、MOS驱动芯片的选型随着电力电子技术的发展，各种新型的驱动芯片很多，为驱动电路的设计提供了更多设计思路，外围电路的减少，使MOSFET的驱动电路愈来愈简洁，性能也获得到了很大地提高。根据上述的分析，本电路中选择的互补驱动隔离电路，要求驱动芯片不仅要满足栅级对驱动电路的要求，而且要与推动变压器构成互补电路。由于驱动H桥电路对动态响应速度要求较高，要求通断延迟，内部死区以及匹配延迟的时间均在ns级以内。在整个逆变主回路中，电路工作在DC320V左右的条件下并且能够提供MOSFET栅级的驱动电流，因此驱动芯片要有很高的负载能力。整个功放模块传输信号的最高频率为1MHz，这就要求驱动芯片不仅工作频率要高并且功耗要低，否则无法达到高效驱动后级超声换能器的目的。根据驱动芯片的参数要求以及市场供求情况，本设计最终选择TPS2811为H桥的驱动芯片。TPS28xx系列是双道高速MOSFET驱动，能够传输2A电流到容性负载。TPS2811是单电源工作，电路结构简单。由于内部多个的MOSFET共同工作，提高了电路的驱动能力。根据芯片输出端的结构以及推动变压器，两者共同构成互补驱动电路，既实现驱动隔离的功能，又能保证H桥电路中MOSFET关断能力不受外界的影响，减少了极间电容对H桥的影响，提高了输出效率和后级负载的驱动能力。图4.4是根据TPS2811芯片的内部结构进行简单的外围电路设计。由于本功放电路中并没有使用到该芯片的内部稳压器功能，因此将引脚1和引脚8悬空。电源电压选定常用的12V,在芯片的输出端，5脚和7脚均接上续流二极管，达到保护芯片的目的。为使输出波形进一步完善，根据需要可以增加隔直电容C21，在关断所驱动的功放管时提供一个负压，从而加速其关断,提高抗干扰能力。图4.SEQ图4.\*ARABIC4TPS2811应用电路图2、脉冲变压器的设计H桥推动变压器的是整个功放电路的重要器件之一，它不仅是对控制电路与功放电路的隔离，更兼有储能、限流的作用，以减少后级对前级的影响，提高功放电路的安全性。同时，它还承担着从驱动电路得到的两路同频反相信号分成四路无失真的信号传输给后级的全桥电路。在设计H桥推动变压器的过程中，主要需要考虑损耗（包括铁损和铜损）、漏电感和电磁兼容性等因素。根据电路参数的设计要求，在变压器中所需要传输的信号是高频间隙方波信号，这就必然将磁芯材料的选择范围规定在高频功率变压器内。一般来说，高频变压器的设计方法有两种，第一种是先求出磁芯窗口面积Aw与磁芯有效截面积Ae的乘积AP，根据AP值查表；另外一种是几何参数法，在AP法基础上进行改进，是从