第4讲-系统控制模块与GPIO

4LECTURE系统控制模块与GPIO陈子为对本部分的要求掌握PLL、VPB的设置方法掌握引脚连接模块与GPIO模块的使用方法1锁相环（PLL）锁相环（PLL）

由晶体振荡器输出的时钟信号，通过PLL升频，可以获得更高的系统时钟（CCLK）。

PLL接受的输入时钟频率范围为10～25MHz，通过一个电流控制振荡器（CCO）倍增到10～60MHz。PLL晶体振荡器VPB分频器FCCLKFPCLKFOSC10MHz～25MHz10MHz～60MHzPLLPLL内部结构相位频率检测CCO102P分频M分频0101FOSCFCCOFCLK晶体振荡器输入时钟对输入的两路时钟信号进行相位频率检测，将两者差值以电流形式输出电流控制振荡器，根据输入电流控制振荡频率对输入时钟分频输入时钟2选1开关PLL内部结构相位频率检测CCO102P分频M分频0101FOSCFCCOFCLKFCCO/2PFCCO/(2P*M)CCO自由振荡，输出频率FCCO根据两个输入时钟的相位偏差，控制CCO。当两个时钟相位同步时，回路锁定。Fosc由硬件决定Fcco是PLL硬件的振荡频率Fcco*(1/2P)=Fcclk,其中p=1,2,4,8Fcclk*(1/M)=Fosc,其中M=1~32必须满足的条件：FOSC范围：10MHz～25MHz；

FCCLK范围：10MHz～60MHz；

FCCO范围：156MHz～320MHz；PLL相关寄存器相位频率检测CCO102P分频M分频0101FOSCFCCOFCLKPLL控制寄存器(PLLCON)：位76543210功能－－－－－－PLLCPLLEPLLE：PLL使能，该位为1时将激活PLL并允许其锁定到指定的频率；PLLC：PLL连接，当PLLE为1，并且在PLL锁定后，该位为1，将把PLL作为时钟源连接到CPU，否则直接使用振荡器时钟。PLLCPLLE相位频率检测CCO102P分频M分频0101FOSCFCCOFCLK位76543210功能－－－－－－PLLCPLLE注：其中“－”表示该位保留，用户不要向该位写入1，读取的值将不确定PLLCPLLEPLL相关寄存器PLL控制寄存器(PLLCON)：相位频率检测CCO102P分频M分频0101FOSCFCCOFCLKPLLCPLLEPLL功能00PLL被关闭，并断开连接。01PLL被激活但是尚未连接。可以在PLOCK置位后连接。10与00组合相同。避免PLL已连接，当还没有使能的情况。11PLL已经使能，并连接到处理器作为系统时钟源。PLLCPLLEPLL相关寄存器PLL控制寄存器(PLLCON)：相位频率检测CCO102P分频M分频0101FOSCFCCOFCLKPLL配置寄存器(PLLCFG)：位76543210功能－PSEL[1:0]MSEL[4:0]MSEL[4:0]：PLL倍频器值，在PLL频率计算中其值为(M-1)；PSEL[1:0]：PLL分频器值，在PLL频率计算中其值为P

。PLL相关寄存器相位频率检测CCO102P分频M分频0101FOSCFCCOFCLKPLL状态寄存器(PLLSETA)：位15:11109876:54:0功能－PLOCKPLLCPLLE－PSEL[1:0]MSEL[4:0]MSEL[4:0]、PSEL[1:0]、PLLE、PLLC：读出反映这几个参数的设置值，写入无效；PLOCK：反映PLL的锁定状态。为0时，PLL未锁定；为1时，PLL锁定到指定频率。PLL相关寄存器相位频率检测CCO102P分频M分频0101FOSCFCCOFCLKPLL馈送寄存器(PLLFEED)：PLLFEDD[7:0]：PLL馈送序列必须写入该寄存器才能使PLL配置和控制寄存器的更改生效；位76543210功能PLLFEED[7:0]PLL相关寄存器相位频率检测CCO102P分频M分频0101FOSCFCCOFCLK馈送序列为：

1.将值0xAA写入PLLFEED；

2.将值0x55写入PLLFEED。位76543210功能PLLFEED[7:0]PLL相关寄存器PLL馈送寄存器(PLLFEED)：PLL频率计算回路锁定后：FOSC=FCCO/(2P×M)FCLK=FOSC

×M相位频率检测CCO102P分频M分频0101FOSCFCCOFCLKFCCO/2PFCCO/(2P*M)FOSC：晶振频率；FCCO：CCO振荡器输出频率FCCLK：处理器时钟频率；M：PLL倍频值P：PLL分频值必须满足的条件：FOSC范围：10MHz～25MHz；

FCCLK范围：10MHz～60MHz；

FCCO范围：156MHz～320MHz；锁相环（PLL）计算流程1.选择处理器的工作频率(CCLK)2.选择振荡器频率(FOSC)3.计算M值配置MSEL位4.计算P值配置PSEL位根据处理器的整体要求、UART波特率的支持等因素来决定。外围器件的时钟频率可以低于处理器频率

CCLK必须为FOSC的整数倍。

M=CCLK/FOSC，取值范围1～32。写入MSEL的值为(M-1)。选择合适的P值，使FCCO在限制范围内。P只能取1、2、4或8。写入PSEL的值为P。锁相环（PLL）计算实例系统要求：FOSC＝10MHz、CCLK＝60MHz1.计算M值：M＝CCLK/FOSC＝6

；2.设置MSEL位：写入值为（M－1）＝5；写入PLLCFG[4:0]3.设置PSEL位：P＝FCCO/(CCLK×2)

＝（156～320）/120＝1.3～2.67

所以P取整数2，PSEL写入值为2。写入PLLCFG[6:5]必须满足的条件：FOSC范围：10MHz～25MHz；

FCCLK范围：10MHz～60MHz；

FCCO范围：156MHz～320MHz；锁相环（PLL）注意要点PLL在芯片复位或进入掉电模式时被关闭并旁路，在掉电唤醒后不会自动恢复PLL的设定；PLL只能通过软件使能；PLL在激活后必须等待其锁定，然后才能连接；PLL如果设置不当将会导致芯片的错误操作。2VPB分频器VPB分频器

VPB分频器将PLL输出的时钟信号分频后作为芯片外设的时钟。PLL晶体振荡器VPB分频器FCCLKFPCLKFOSCVPB分频器Fpclk=(Fcclk/4)*Q,其中Q=1,2,4VPB分频器

VPB分频器决定处理器时钟（CCLK）与外设器件所使用的时钟（PCLK）之间的关系。VPB用途1：通过VPB总线为外设提供所需的PCLK时钟，以便外设在合适的速度下工作；VPB用途2：在应用不需要任何外设全速运行时使功耗降低。VPB分频器相关寄存器位76543210功能－－XCLKDIV[1:0]－－VPBDIV[1:0]VPB分频寄存器(VPBDIV)：VPBDIV[1:0]：设置分频值，可以设定3个值；XCLKDIV[1:0]：这些位用于控制LPC2200系列微控制器A23/XCLK引脚上的时钟驱动，取值编码方式与VPBDIV相同；VPB分频器相关寄存器位76543210功能－－XCLKDIV[1:0]－－VPBDIV[1:0]VPB分频寄存器(VPBDIV)：VPBDIV[1:0]说明00VPB总线时钟为处理器时钟的1/4。01VPB总线时钟与处理器时钟相同。10VPB总线时钟为处理器时钟的1/2。11保留。写入该值将不改变分频值。系统时钟初始化——启动代码实例//应当与实际一至晶振频率,10MHz~25MHz，应当与实际一致#defineFosc11059200//系统频率，必须为Fosc的整数倍(1~32)，且<=60MHZ#defineFcclk(Fosc*4)//CCO频率，必须为Fcclk的2、4、8、16倍，范围为156MHz~320MHz#defineFcco(Fcclk*4)//VPB时钟频率，只能为(Fcclk/4)的1、2、4倍#defineFpclk(Fcclk/4)*1将系统内各时钟的频率定义为宏，方便用户操作。设置晶振频率设置内核工作频率设置CCO输出频率设置外设工作频率Fcco=Fcclk*2P,其中p=1,2,4,8且156MHz<Fcco<320MHzFcclk=Fosc*M,其中M=1~32且Fcclk≤60MHzFpclk=Fcclk/4*Q,其中Q=1,2,4系统时钟初始化——启动代码实例使能PLL设置VPB分频值PLL馈送序列等待PLL锁定设置PLL分频值连接PLLPLL馈送序列使能PLL设置VPB分频值C代码分析：

PLLCON=1;#if(Fpclk/(Fcclk/4))==1VPBDIV=0;#endif#if(Fpclk/(Fcclk/4))==2VPBDIV=2;#endif#if(Fpclk/(Fcclk/4))==4VPBDIV=1;#endif...注意：在启动代码中很多地方使用了条件编译的方法，根据用户定义的宏来决定要设置的值，可以方便用户使用。系统时钟初始化——启动代码实例使能PLL设置VPB分频值PLL馈送序列等待PLL锁定设置PLL分频值连接PLLPLL馈送序列设置PLL分频值C代码分析：...#if(Fcco/Fcclk)==2PLLCFG=((Fcclk/Fosc)-1)|(0<<5);#endif#if(Fcco/Fcclk)==4PLLCFG=((Fcclk/Fosc)-1)|(1<<5);#endif#if(Fcco/Fcclk)==8PLLCFG=((Fcclk/Fosc)-1)|(2<<5);#endif#if(Fcco/Fcclk)==16PLLCFG=((Fcclk/Fosc)-1)|(3<<5);...系统时钟初始化——启动代码实例使能PLL设置VPB分频值PLL馈送序列等待PLL锁定设置PLL分频值连接PLLPLL馈送序列PLL馈送序列等待PLL锁定连接PLLPLL馈送序列C代码分析：...PLLFEED=0xaa;PLLFEED=0x55;while((PLLSTAT&(1<<10))==0);PLLCON=3;PLLFEED=0xaa;PLLFEED=0x55;注意：在修改PLL的控制和配置寄存器后，必须写入馈送序列，使修改生效。3引脚连接模块概述

LPC2000系列微控制器的大部分管脚都具有多种功能，即管脚复用，但是同一引脚在同一时刻只能使用其中一个功能，通过配置相关寄存器控制多路开关来连接引脚与片内外设。GPIOTXD0PWM1输出P0.0通过引脚连接模块控制引脚功能外部存储器寄存器描述——PINSEL0PINSEL0引脚名称00011011复位值1:0P0.0GPIOP0.0TxD0PWM1保留003:2P0.1GPIOP0.1RxD0PWM3EINT0005:4P0.2GPIOP0.2SCL捕获0.0保留007:6P0.3GPIOP0.3SDA匹配0.0EINT1009:8P0.4GPIOP0.4SCK0捕获0.1保留0011:10P0.5GPIOP0.5MISO0匹配0.1保留0013:12P0.6GPIOP0.6MOSI0捕获0.2保留0015:14P0.7GPIOP0.7SSEL0PWM2EINT20017:16P0.8GPIOP0.8TxD1PWM4保留0019:18P0.9GPIOP0.9RxD1PWM6EINT30021:20P0.10GPIOP0.10RTS捕获1.0保留0023:22P0.11GPIOP0.11CTS捕获1.1保留0025:24P0.12GPIOP0.12DSR匹配1.0保留0027:26P0.13GPIOP0.13DTR匹配1.1保留0029:28P0.14GPIOP0.14CDEINT1保留0031:30P0.15GPIOP0.15RIEINT2保留00表示寄存器中某两位的设定值如PINSEL0[1:0]=01时，连接TXD0表示寄存器中的控制位如[9:8]表示PINSEL0寄存器的第9和8位外部存储器寄存器描述——PINSEL0PINSEL0引脚名称00011011复位值1:0P0.0GPIOP0.0TxD0PWM1保留003:2P0.1GPIOP0.1RxD0PWM3EINT0005:4P0.2GPIOP0.2SCL捕获0.0保留007:6P0.3GPIOP0.3SDA匹配0.0EINT1009:8P0.4GPIOP0.4SCK0捕获0.1保留0011:10P0.5GPIOP0.5MISO0匹配0.1保留0013:12P0.6GPIOP0.6MOSI0捕获0.2保留0015:14P0.7GPIOP0.7SSEL0PWM2EINT20017:16P0.8GPIOP0.8TxD1PWM4保留0019:18P0.9GPIOP0.9RxD1PWM6EINT30021:20P0.10GPIOP0.10RTS捕获1.0保留0023:22P0.11GPIOP0.11CTS捕获1.1保留0025:24P0.12GPIOP0.12DSR匹配1.0保留0027:26P0.13GPIOP0.13DTR匹配1.1保留0029:28P0.14GPIOP0.14CDEINT1保留0031:30P0.15GPIOP0.15RIEINT2保留00如：PINSEL[19:18]设置为01时，引脚P0.9的功能为RXD1外部存储器寄存器描述——PINSEL1PINSEL1引脚名称00011011复位值1:0P0.16GPIOP0.16EINT1匹配0.2保留003:2P0.17GPIOP0.17捕获1.2SCK1匹配1.2005:4P0.18GPIOP0.18捕获1.3MISO1匹配1.3007:6P0.19GPIOP0.19匹配1.2MOSI1匹配1.3009:8P0.20GPIOP0.20匹配1.3SSEL1EINT30011:10P0.21GPIOP0.21PWM5保留捕获1.30013:12P0.22GPIOP0.22保留捕获0.0匹配0.00015:14P0.23GPIOP0.23保留保留保留0017:16P0.24GPIOP0.24保留保留保留0019:18P0.25GPIOP0.25保留保留保留0021:20P0.26保留0023:22P0.27GPIOP0.27AIN0捕获0.1匹配0.10025:24P0.28GPIOP0.28AIN1捕获0.2匹配0.20027:26P0.29GPIOP0.29AIN2捕获0.3匹配0.30029:28P0.30GPIOP0.30AIN3EINT3捕获0.00031:30P0.31保留00外部存储器寄存器描述——PINSEL2PINSEL2描述复位值1:0保留002为0时，P1.31:26作GPIO使用为1时，P1.31:26作调试端口使用复位时将P1.26引脚电平取反后作为该位复位值3为0时，P1.25:16作GPIO使用为1时，P1.25:16作跟踪端口使用复位时将P1.20引脚电平取反后作为该位复位值5:4控制数据总线和选通引脚的使用复位时将BOOT1:0引脚电平作为该域的复位值6当数据总线不占用P3.29时：为1时，P3.29作GPIO使用为0时，P3.29作AIN6使用17当数据总线不占用P3.28时：为1时，P3.28作GPIO使用为0时，P3.28作AIN7使用18为1时，P3.27作GPIO使用为0时，P3.27作WE使用0注意：LPC2103只具有两个PINSEL寄存器，PINSEL0和PINSEL1，它们都是32位宽度的外部存储器控制器概述——PINSEL2PINSEL2描述复位值10:9保留—11为1时，P3.26作CS1使用为0时，P3.26作GPIO使用012保留—13当地址总线不占用P3.23引脚时：为1时，P3.23作外部总线时钟输出（XCLK）使用为0时，P3.29作GPIO使用015:14为00时，P3.25作GPIO使用为01时，P3.25作CS2使用其它设置值保留0017:16为00时，P3.24作GPIO使用为01时，P3.24作CS3使用其它设置值保留0019:18保留—外部存储器控制器概述——PINSEL2PINSEL2描述复位值20当数据总线没有占用P2.29:28时：为0时，P3.29:28作GPIO使用为1时，保留021当数据总线没有占用P2.30时：为0时，P2.30作GPIO使用为1时，P2.30作AIN4使用122当数据总线没有占用P2.31时：为0时，P2.31作GPIO使用为1时，P2.31作AIN5使用123为0时，P3.0作GPIO使用为1时，P3.0作地址线A0使用复位时，BOOT1:0引脚都为低电平时，该位为124为0时，P3.1作GPIO使用为1时，P3.1作地址线A1使用复位时，BOOT1引脚为低电平时，该位为127:25控制P3.23/A23和P3.22/A2中的地址总线的数目复位时，BOOT1:0引脚都为高电平时，该域为000，否则为11131:28保留PINSEL2[5:4]数据总线宽度P2.27:15P2.15:8P2.7:0P3.31P3.30P3.29:28P1.1P1.0008位——D[7:0]BLS0——OECS00116位—D[15:0]D[7:0]BLS0BLS1—OECS01032位D[31:16]D[15:0]D[7:0]BLS0BLS1BLS3:2OECS011无————————外部总线设置PINSEL[5:4]与数据总线和控制线的关系列表PINSEL2[27:25]000001010011100101110111地址线宽度无地址线A3:2A5:2A7:2A11:2A15:2A19:2A23:2PINSEL[27:25]与地址线的关系列表注：“—”表示该引脚不作数据总线使用，可作其它用途。引脚功能的设置过程使用示例——将P0.8、P0.9设置为TxD1、RxD1PINSEL0=0x05<<16;C代码：通过查阅PINSEL0寄存器设置表，得到P0.9和P0.8的控制位为PINSEL0[19:16]，当该域设置为[0101](0x05)时选择RxD1和TxD1；为了不影响别的管脚连接设置，通常选择下面的设置方法。PINSEL0=(PINSEL0&0xFFF0FFFF)|(0x05<<16);C代码：注意

LPC2200系列微控制器是总线开放型芯片，其总线宽度可设置为8位、16位或32位，对于没有使用到的总线引脚（比如16位总线宽度时，D16～D31位没有使用），可作为GPIO使用。4GPIO特性

LPC2000系列作为“微控制器”，其GPIO特性就显得很重要。它具有如下的特性：可以独立控制每个GPIO口的方向（输入/输出模式）；可以独立设置每个GPIO的输出状态（高/低电平）；所有GPIO口在复位后默认为输入状态。应用检测数字输入，如键盘或开关信号驱动LED或其它指示器控制片外器件引脚描述

LPC2114/2124微控制器具有两个端口——P0和P1，可以作为GPIO使用的引脚数为46个。

LPC2210/2212/2214微控制器还包含另外两个端口——P2和P3，这个两个端口与外部存储器总线复用，当它们全部作为GPIO使用时，GPIO引脚数多达112个。LPC2103只有1个32位的通用I/O口P0[31：0]，由于与引脚的其它功能复用，在使用前要进行相关的引脚设置，然后才能进行操作。其中，P0.27～P0.31是JTAG调试引脚，在复位时，如果DEBUG引脚为高，则P0[31：27]是不能作为GPIO使用的，只能作为JTAG调试引脚；反之，如果复位时DEBUG引脚为低，则P0[31：27]引脚可以由用户设置，此时，调试禁止。EasyARM2103实验板上，由JP8可以控制DEBUG引脚，从而控制P0.27~P0.31是作为JTAG还是GPIO引脚描述GPIO与控制寄存器的关系PINSELxIOxDIRIOxCLRIOxPINIOxSETinout10引脚PINSELxIOxDIRIOxCLRIOxPINIOxSETinout10PINSELxIOxDIRIOxCLRIOxPINIOxSETinout10通用名称描述访问类型复位值IOPINGPIO引脚值寄存器，不管方向模式如何，引脚的当前状态都可以从该寄存器中读出只读NAIOSETGPIO输出置位寄存器。该寄存器控制引脚输出高电平读/置位0x00000000IOCLRGPIO输出置位寄存器。该寄存器控制引脚输出低电平只清零0x00000000IODIRGPIO方向控制寄存器。该寄存器单独控制每个IO口的方向读/写0x00000000GPIO相关寄存器描述PINSELxIOxDIRIOxCLRIOxPINIOxSETinout10GPIO相关寄存器描述——IOxPINIOxPIN描述复位值31:0GPIO引脚值。IOxPIN[0]对应于Px.0…IOxPIN[31]对应于Px.31引脚未定义

该寄存器反映了当前引脚的状态。IOxPIN中的x对应于某一个端口，如P1口对应于IO1PIN。所以芯片存在多少个端口，就有多少个IOxPIN分别与之对应。写该寄存器会将值保存到输出寄存器，具体使用稍后介绍。注意：无论引脚被设置为输入还是输出模式，都不影响引脚状态的读出。PINSELxIOxDIRIOxCLRIOxPINIOxSETinout10GPIO相关寄存器描述——IOxDIRIOxDIR描述复位值31:0方向控制位。IOxDIR[0]对应于Px.0…IOxDIR[31]对应于Px.31引脚未定义

当引脚设置为GPIO输出模式时，可使用该寄存器控制引脚的方向。向某位写入1使对应引脚作为输出功能，写入0时作为输入功能。作为输入功能时，引脚处于高阻态。PINSELxIOxDIRIOxCLRIOxPINIOxSETinout10GPIO相关寄存器描述——IOxSETIOxSET描述复位值31:0输出置位。IOxSET[0]对应于Px.0…IOxPIN[31]对应于Px.31引脚未定义

当引脚设置为GPIO输出模式时，可使用该寄存器从引脚输出高电平。向某位写入1使对应引脚输出高电平。写入0无效。从该寄存器读回的数据为GPIO输出寄存器的值。该值不反映外部环境对引脚的影响。PINSELxIOxDIRIOxCLRIOxPINIOxSETinout10GPIO相关寄存器描述——IOxCLRIOxCLR描述复位值31:0输出清零。IOxCLR[0]对应于Px.0…IOxCLR[31]对应于Px.31引脚未定义

当引脚设置为GPIO输出模式时，可使用该寄存器从引脚输出低电平。向某位写入1使对应引脚输出低电平。写入0无效。注意：读取该寄存器无效，不能读回输出寄存器的值。使用GPIO注意要点引脚设置为输出方式时，输出状态由IOxSET和IOxCLR中最后操作的寄存器决定；大部分GPIO输出为推挽方式（个别引脚为开漏输出），正常拉出/灌入电流均为4mA（短时间极限值40mA）；复位后默认所有GPIO为输入模式。...PINSEL0&=0xFFFFFFFC;IO0DIR|=0x00000001;IO0SET=0x00000001;...C代码：PINSEL0IO0DIRIO0CLRIO0PINIO0SETinout10GPIO应用示例——设置P0.0输出高电平P0.0(1)设置引脚连接模块，P0.0为GPIO(2)设置P0.0口方向，设置为输出(3)设置P0.0口状态，输出高电平1

...uint32PinStat;PINSEL0&=0xFFFFFFFC;IO0DIR&=0xFFFFFFFE;

PinStat=IO0PIN;...C代码：PINSEL0IO0DIRIO0CLRIO0PINIO0SETinout10GPIO应用示例——读取P0.0引脚状态P0.0(1)设置引脚连接模块，P0.0为GPIO(2)设置P0.0口方向，设置为输入(3)从IO0PIN读取引脚状态IO0PIN#defineDataBus0xFFPINSEL0&=0xFFFF0000;IO0DIR|=DataBus;IO0CLR=DataBus;IO0SET=Data;...使用IOxSET和IOxCLR实现：GPIO应用示例——输出多位数据至IO口(1)设置引脚连接模块，P0.0～7为GPIO(2)设置P0.0口方向，设置为输出(3)清零8位IO口的输出状态

在需要将多位数据同时输出到某几个IO口线时，通常使用IOxSET和IOxCLR来实现，在某些情况下也可以使用IOxPIN寄存器实现。后者可以在多个IO口上直接输出0和1电平。

本例将8位无符号整数变量Data的值输出到P0.0～P0.7。(4)Data变量中为1的位将输出高电平0x??0x00Data数据输出线：#defineDataBus0xFFPINSEL0&=0xFFFF0000;IO0DIR|=DataBus;IO0PIN=(IO0SET&0xFFFFFF00)|Data;...GPIO应用示例——输出多位数据至IO口(1)设置引脚连接模块，P0.0为GPIO(2)设置P0.0口方向，设置为输出(3)写IO0PIN，输出数据

在需要将多位数据同时输出到某几个IO口线时，通常使用IOxSET和IOxCLR来实现，在某些情况下也可以使用IOxPIN寄存器实现。后者可以在多个IO口上直接输出0和1电平。

本例将8位无符号整数变量Data的值输出到P0.0～P0.7。使用IOxPIN实现：0x??Data数据输出线：0x??0x00Data与前者对比：特殊：LPC2103GPIO的模式LPC2103的GPIO有两种模式：高速GPIO和低速GPIO（相对高速而言）。高速GPIO的控制寄存器位于CPU的局部总线上，可进行高速的读写操作。低速GPIO的控制寄存器是挂在VPB总线上。表4.4所列寄存器是用来选择GPIO的操作模式。当GPIO0M位的值为0时，选择低速GPIO，当GPIO0M位的值为1时，选择高速GPIO。在使用引脚的GPIO时，必须选择GPIO的操作模式。而表4.6所列是高速GPIO的相关寄存器，挂在局部总线上，对挂在局部总线上的这些寄存器的访问，就如访问片内存储器一样快速。P0口作为高速GPIO使用时，将不能在调试环境下观察GPIO在VPB总线上的寄存器。高速GPIO时的控制寄存器FIOMASK寄存器只有在高速GPIO的情况下才有，此寄存器可以选择端口的引脚是否受寄存器FIOPIN、FIOSET或FIOCLR写操作的影响。当寄存器写0时，对应位的引脚可以通过相应的寄存器来访问；当寄存器写1时，对应位的引脚将不响应通过寄存器FIOPIN、FIOSET或FIOCLR的写操作，对FIOPIN的读操作将不会获取对应位的引脚最新状态。高速GPIO端口0除了一个32位的屏蔽寄存器之外，还有4个8位的字节屏蔽寄存器和2个16的半字屏蔽寄存器，它们有跟32位的屏蔽寄存器一样的功能，这些寄存器的描述如表4.19所示。高速GPIO除了一个32位的方向控制寄存器之外，还有4个8位字节方向控制寄存器和2个16位半字方向控制寄存器。它们的功能同32位方向控制寄存器一样，它们的描述如表4.14所示，这些寄存器可以使高速GP