计算机组成智慧树知到期末考试答案2024年

计算机组成智慧树知到期末考试答案2024年计算机组成一个完整的计算机系统包括硬件和软件。其中软件分为（）。

A:系统软件和应用软件B:操作系统和语言处理程序C:操作系统和高级语言D:低级语言程序和高级语言程序答案:系统软件和应用软件下列关于RISC的叙述中，错误的是（）。

A:RISC普遍采用微程序控制器B:RISC的内部通用寄存器数量相对CISC多C:RISC的指令数、寻址方式和指令格式种类相对CISC少D:RISC大多数指令在一个时钟周期内完成答案:RISC普遍采用微程序控制器以下有关I/O接口功能和结构的叙述中，错误的是（）。

A:I/O接口就是像显卡或网卡之类的一种外设控制逻辑B:CPU可以从IO接口取状态信息，以了解接口和外设的状态C:CPU可以向I/O接口传送用来对设备进行控制的命令D:I/O接口中主机侧数据宽度与设备侧数据宽度总是一样答案:I/O接口中主机侧数据宽度与设备侧数据宽度总是一样‎以下是有关缺页处理的叙述，其中错误的是（）。

A:缺页处理过程中需根据页表中给出的磁盘地址去读磁盘数据B:缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理C:缺页处理完后要重新执行发生缺页的指令D:若对应页表项中的有效位为0，则发生缺页答案:缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理下列寻址方式中，最适合按下标顺序访问一维数组元素的是（）。

A:相对寻址B:直接寻址C:变址寻址D:寄存器寻址答案:变址寻址假设某条指令的一个操作数采用一次间接寻址方式，指令中给出的地址码为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为38B8H,地址38B8H中的内容为88F9H，则该操作数的有效地址为（）。

A:38B8HB:12FCHC:88F9HD:1200H答案:12FCH某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。

A:32位B:26位C:28位D:24位答案:24‎假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32B，所有编号都从0开始。主存第2593号单元所在主存块对应的cache组号是（）。

A:34B:81C:17D:1答案:17假设同一套指令集用不同的方法设计了两种计算机A和B。机器A的时钟周期为1.2ns，机器B的时钟周期为2ns。某个程序在机器A上运行时的CPI为2，在B上的CPI为1。则对于该程序来说，机器A和机器B速度比例为（）。

A:6∶5B:2∶1C:1∶2D:5∶6答案:5∶6某计算机有16个通用寄存器，采用32位定长指令字，操作码字段(含寻址方式位)为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是（）。

A:-32768～+32767B:-65535～+65536C:-32767～+32768D:-65536～+65535答案:-32768～+32767假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为38B8H，地址38B8H中的内容为88F9H，则该操作数的有效地址为（）。

A:1200HB:12FCHC:38B8HD:88F9H答案:1200H‎多模块存储器所以能高速进行读/写，是因为（）。

A:模块内各单元地址连续B:采用了信息预读技术C:采用了高速元器件D:各模块有独立的读写电路答案:各模块有独立的读写电路以下有关调用指令（转子指令）的叙述中，错误的是（）。

A:指令执行时必须保留返回地址，调用指令随后一条指令的地址是返回地址B:指令执行时将无条件转移到目标地址处，转移目标地址无需在指令中明显给出C:嵌套调用时返回地址通常保存在栈中，非嵌套调用时可保存在特定寄存器中D:与高级语言源程序中的过程调用相对应，一次过程调用对应一条调用指令答案:指令执行时将无条件转移到目标地址处,转移目标地址无需在指令中明显给出由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。

A:-126B:-3C:-32D:-125答案:-32CPU取出一条指令并执行所用的时间被称为（）。

A:时钟周期B:机器周期C:指令周期D:CPU周期答案:指令周期‎假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32B，所有编号都从0开始。主存第2593号单元所在主存块对应的cache行号是（）。

A:34B:17C:81D:1答案:17下列有关指令和微指令之间关系的描述中，正确的是（）。

A:一条微指令的功能通过执行一条指令来实现B:一条微指令的功能通过执行一个微程序来实现C:一条指令的功能通过执行一个微程序来实现D:一条指令的功能通过执行一条微指令来实现答案:一条指令的功能通过执行一个微程序来实现某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234FF00H，该操作数采用基址寻址方式，形式地址(用补码表示)为FF12H，基址寄存器内容为F0000000H，则该操作数的LSB(最低有效字节)所在的地址是（）。

A:EFFFFF15HB:F000FF12HC:EFFFFF12HD:F000FF12H答案:EFFFFF15H假定两种浮点数表示格式的位数都是32位，但格式1的阶码长，尾数短，而格式2的阶码短，尾数长，其他所有规定都相同。则它们可表示的数的精度和范围为（）。

A:两者可表示的数的范围和精度不能判断B:格式1可表示的数的范围更小，但精度更高C:格式1可表示的数的范围更大，且精度更高D:格式1可表示的数的范围更大，但精度更低答案:格式下列有关取指令操作部件的叙述中，错误的是（）。

A:PC在单周期数据通路中不需要“写使能”控制信号B:单周期数据通路中需用一个指令寄存器存放取出的指令C:取指令操作可以和下条指令地址的计算操作同时进行D:取指令操作的时延主要由存储器的取数时间决定答案:单周期数据通路中需用一个指令寄存器存放取出的指令下列编码中，零的表示形式唯一的是（）。

A:反码和原码B:补码和移码C:原码和移码D:原码和补码答案:补码和移码CPU中能进行算术和逻辑运算的最基本运算部件是（）。

A:移位器B:加法器C:ALUD:多路选择器答案:ALU某计算机字长为8位，x和y是两个带符号整数变量。已知[x]补=44H，[y]补=DCH，则x-2y的机器数及其相应的溢出标志OF分别为（）。

A:8CH、0B:68H、0C:68H、1D:8CH、1答案:8CH、1假定DRAM芯片中存储阵列的行数为r、列数为c，对于一个2K×1位的DRAM芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则r、c的取值分别是（）。

A:2048、1B:32、64C:1、2048D:64、32答案:64考虑以下C语言代码：unsignedshortusi=65535；shortsi=usi；执行上述程序段后，si的值是（）。

A:-32768B:-65535C:-1D:-32767答案:-1在一般的计算机系统中，西文字符编码普遍采用（）。

A:CRC码B:ASCII码C:BCD码D:格雷码答案:ASCII码某机器字长16位，主存按字节编制，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（）。

A:2009HB:2006HC:2007HD:2008H答案:2008H在补码加/减运算部件中，无论釆用双符号位还是单符号位，必须有（）电路，它一般用异或门来实现。

A:溢出判断B:移位C:译码D:编码答案:溢出判断假定一个磁盘的转速为7200RPM，磁盘的平均寻道时间为15ms，平均数据传输率为1MB/s，不考虑排队等待时间，那么读一个512字节的扇区的平均时间大约为（）。

A:13.8msB:9.7msC:23.8msD:19.7ms答案:19.7ms假定十进制数-75.75采用IEEE754单精度浮点数格式表示，机器码用十六进制表示为（）。

A:C3178000HB:C2972C00HC:C2978000HD:C2CBC000H答案:C2978000H假定指令地址码给出的是操作数本身，则该操作数采用的是（）寻址方式。

A:基址B:立即C:相对D:直接答案:立即某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）。

A:2、15B:2、30C:1、15D:1、30答案:308位补码定点整数10010101扩展8位后的值用十六进制表示为（）。

A:95FFHB:0095HC:9500HD:FF95H答案:FF95H通常情况下，下列（）部件不包含在中央处理器（CPU）芯片中。

A:通用寄存器B:控制器C:DRAMD:ALU答案:DRAM假定带符号整数采用补码表示，若int型变量x和y的机器数分别是FFFFFFDFH和00000041H，则x、y的值以及x-y的机器数分别是（）。

A:x=-33，y=65，x-y的机器数为FFFF FF9EHB:x=-65，y=41，x-y的机器数为FFFF FF96HC:x=-33，y=65，x-y的机器数为FFFF FF9DHD:x=-65，y=41，x -y的机器数溢出答案:x=某指令功能为R[r2]←R[r1]+M[R[r0]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是（）。

A:通用寄存器组(GPRs)B:指令译码器(ID)C:算术逻辑单元(ALU)D:存储器(Memory)答案:存储器(Memory)###算术逻辑单元(ALU)###通用寄存器组(GPRs)‎下面是有关MIPS架构的R－型指令数据通路设计的叙述正确的是（）。

A:在R-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组B:在R-型指令数据通路中，一定存在一条路径使ALU输出被送到某个寄存器C:在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算D:执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”答案:在R-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组###在R-型指令数据通路中，一定存在一条路径使ALU输出被送到某个寄存器###在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算###执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”‎下面是有关MIPS架构的lw/sw指令数据通路设计的叙述正确的是（）。

A:数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”B:寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw指令执行时为“0”C:在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法）D:在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展答案:在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展###在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法）###寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw指令执行时为“0”###数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”下列寄存器中，汇编语言程序员不可见的是（）。

A:程序计数器(PC)B:存储器地址寄存器(MAR)C:存储器数据寄存器(MDR)D:指令寄存器(IR)答案:PC下列有关RAM和ROM的叙述中，正确的是（）。

A:RAM和ROM都是采用随机存取的方式进行信息访问B:RAM和ROM都可用作CacheC:RAM和ROM都需要进行刷新D:RAM是易失性存储器，ROM是非易失性存储器答案:RAM是易失性存储器，ROM是非易失性存储器寄存器中的值有时是地址，有时是数据，它们在形式上没有差别，只有通过指令操作码或寻址方式位才能识别它是数据还是地址。（）

A:错B:对答案:对在C语言程序中，有下列语句：floatf=2.5+1e10;f=f-1e10;f的结果是2.5。（）

A:错B:对答案:对对于IEEE754单精度浮点数加减运算，只要对阶时得到的两个阶码之差的绝对值大于等于25，就无须继续进行后续处理，此时运算结果直接取阶大的那个数。（注：考虑到有附加位）（）

A:错B:对答案:对‎以下是有关段式存储管理的叙述，其中错误的是（）。

A:分段方式对低级语言程序员和编译器来说是透明的B:每个段表项必须记录对应段在主存的起始位置和段的长度C:按程序中实际的段来分配主存，所以分配后的存储块是可变长的D:段是逻辑结构上相对独立的程序块，因此段是可变长的答案:AI参考:在段式存储管理中，每个段表项通常需要记录对应段在主存的起始位置和段的长度，这是正确的。选项B描述了段表项的基本功能。分段方式对低级语言程序员和编译器来说是透明的，这也是正确的，因为它使得程序的分段和链接过程更加自然和简单。分段存储管理按程序中实际的段来分配主存，因此分配后的存储块是可变的，这是选项C的正确描述。但是，选项D的描述是错误的，因为段的大小在分段存储管理下通常是固定的。每个段都有其固定的起始位置和长度。因此，段式存储管理中段是固定长度的。所以，答案是D：段是逻辑结构上相对独立的程序块，因此段是可变长的。'‎下面有关ROM和RAM的叙述中，错误的是（）。

A:系统的主存由RAM和ROM组成B:系统的主存都只用DRAM芯片实现C:ROM和RAM都采用随机访问方式进行读写D:RAM是可读可写存储器，ROM是只读存储器答案:AI参考:错误的是C，ROM和RAM都采用随机访问方式进行读写。\n\nRAM（RandomAccessMemory）是一种可以随机读写（读/写）的存储器，即当访问存储器中的某个位置时，不需要像顺序存储器那样必须从0开始，可以随时读写。而ROM（Read-OnlyMemory）是一种只读存储器，只能读取数据，不能写入或修改数据。\n\nA选项正确，系统的主存由RAM和ROM组成。B选项正确，系统的主存通常用DRAM芯片实现。D选项也正确，RAM是可读可写存储器，ROM是只读存储器。而C选项描述错误，因为ROM和RAM的读写方式不同。'以下给出了改善计算机性能的4种措施，能够缩短其执行时间的措施是（）。

A:用更快的处理器来替换原来的慢处理器B:增加同类处理器个数，使得不同的处理器同时执行程序C:优化编译生成的代码使得程序执行的总时钟周期数减少D:减少指令执行过程中访问内存的时间答案:AI参考:能够缩短计算机执行时间的措施是：A、B、D。\n\n解释：\n\nA.用更快的处理器来替换原来的慢处理器：使用更快的处理器可以提高执行速度，缩短执行时间。\n\nB.增加同类处理器个数，使得不同的处理器同时执行程序：通过并行处理，可以缩短执行时间。\n\nC.优化编译生成的代码使得程序执行的总时钟周期数减少：优化编译生成的代码可以减少执行时间，但这主要是对硬件使用方面的优化，直接提升性能效率的关键措施可能仍然是更快的处理器或处理器个数增多，但并未明确表述为"内存"，而指令的存储部分（也属于内存的一种），大部分都在这方面已经具备最优的访问方案。因此如果不在此优化访问内存时间的话，这并不能明显缩短执行时间。\n\n因此，选择A、B、D。'以下是有关程序直接控制（查询）I/O方式的叙述，正确的有（）。

A:适合于巡回检测采样系统或过程控制系统，以及非随机启动的字符型设备B:通过CPU执行相应的无条件传送程序或查询程序来完成数据传送C:无条件传送接口中不记录状态，无须状态查询，可直接定时访问