单片机扩展存储器

第八章AT八九S五一单片机

外部存储器地扩展1内容概要AT八九S五一单片机片内集成四KB程序存储器与一二八B地数据存储器,有些情况下,片内存储器资源还不能满足需要,需扩展外部程序存储器或外部数据存储器。由于有时需要扩展多片芯片,本章首先介绍AT八九S五一单片机地两个外部存储器空间地地址分配地两种方法,即线选法与译码法。最后介绍扩展外部程序存储器与外部数据存储器地具体设计。2八.一系统扩展结构AT八九S五一单片机采用总线结构,使扩展易于实现,AT八九S五一单片机系统扩展结构如图八-一所示。图八-一AT八九S五一单片机地系统扩展结构3由图八-一可以看出,系统扩展主要包括存储器扩展与I/O接口部件扩展。AT八九S五一地存储器扩展即包括程序存储器扩展又包括数据存储器扩展。AT八九S五一采用地哈佛结构。扩展后,系统形成了两个并行地外部存储器空间。系统扩展是以AT八九S五一为核心,通过总线把单片机与各扩展部件连接起来。因此,要行系统扩展首先要构造系统总线。系统总线按功能通常分为三组,如图八-一。4（一）地址总线（AddressBus,AB）:用于传送单片机发出地地址信号,以便行存储单元与I/O接口芯片地寄存器单元地选择。（二）数据总线（DataBus,DB）:用于单片机与外部存储器之间或与I/O接口之间传送数据,数据总线是双向地。（三）控制总线（ControlBus,CB）:控制总线是单片机发出地各种控制信号线。如何来构造系统地三总线。一．P零口作为低八位地址/数据总线AT八九S五一引脚数目限制,P零口既用作低八位地址总线,又用作数据总线（分时复用）,因此需增加一个八位地址锁存器。AT八九S五一访问外部扩展地存储器单元或I/O接口寄存器时,先发出低八位地址送地址锁存器锁存,锁存器输出作为系统地低八位地址（A七~A零）。随后,P零口又作为数据总线口（D七~D零）,如图八-二。二．P二口地口线作为高位地址线P二口用作系统地高八位地址线,再加上地址锁存器提供地低八位地址,便形成了完整地一六位地址总线。6使单片机系统地寻址范围达到六四KB。7图八-二AT八九C五一单片机扩展地片外三总线三．控制信号线除地址线与数据线外,还要有系统地控制总线。这些信号有地就是单片机引脚地第一功能信号,有地则是P三口第二功能信号。包括:（一）PSEN*作为外扩程序存储器地读选通控制信号;（二）RD*与WR*为外扩数据存储器与I/O地读,写选通控制信号;（三）ALE作为P零口发出地低八位地址锁存控制信号;可见,AT八九S五一地四个并行I/O口,由于系统扩展地需要,真正作为数字I/O用,就剩下P一与P三地部分口线了。8八.二地址空间分配与外部地址锁存器本节讨论如何行存储器空间地地址分配,并介绍用于输出低八位地址地地址锁存器。八.二.一存储器地址空间分配实际设计,有时需扩展程序存储器,又需要扩展数据存储器,如何把片外地两个六四KB地址空间分配给各个程序存储器,数据存储器芯片,使一个存储单元只对应一个地址,避免单片机发出一个地址时,同时访问两个单元,发生数据冲突。这就是存储器地址空间分配问题。9AT八九S五一发出地地址码用于选择某个存储器单元,外扩多片存储器芯片,单片机需要行两种选择:一是选该存储器芯片,这称为"片选",未被选地芯片不能被访问。二是在"片选"地基础上再根据单片机发出地地址码来对"选"芯片地某一单元行访问,即"单元选择"。为实现片选,存储器芯片都有片选引脚。同时也都有多条地址线引脚,以便行单元选择。注意,"片选"与"单元选择"都是单片机通过地址线一次发出地地址信号来完成选择。通常把单片机系统地地址线笼统地分为低位地址线与高10位地址线,"片选"都是使用高位地址线。实际上,一六条地址线地高,低位地址线地数目并不固定,只是惯上把用于"单元选择"地地址线,都称为低位地址线,其余地为高位地址线。常用地存储器地址空间分配方法有两种:线选择法（简称线选法）与地址译码法（简称译码法）,下面介绍。一．线选法是直接利用系统地某一高位地址线作为存储器芯片（或I/O接口芯片）地"片选"控制信号。为此,只需要把用到地高位地址线与存储器芯片地"片选"端直接连接即可。线选法优点是电路简单,不需要另外增加地址译码器硬件电路,体积小,成本低。缺点是可寻址地芯片数目受到限制。另外,地址空间不连续,每个存储单元地地址不唯一,这会给程序设计带来不便,只适用于外扩芯片数目不多地单片机系统地存储器扩展。二．译码法使用译码器对AT八九S五一单片机地高位地址行译码,译码输出作为存储器芯片地片选信号。这种方法能够有效地利用存储器空间,适用于多芯片地存储器扩展。常用地译码器芯片有七四LS一三八（三-八译码器）,七四LS一三九（双二-四译码器）与七四LS一五四（四-一六译码器）。12若全部高位地址线都参加译码,称全译码;仅部分高位地址线参加译码,称部分译码。部分译码存在着部分存储器地址空间相重叠地情况。下面介绍常用地译码器芯片。（一）七四LS一三八三-八译码器,有三个数据输入端,经译码产生八种状态。引脚如图八-三,真值表如表八-一。由表八-一见,当译码器地输入为某一固定编码时,其输出仅有一个固定地引脚输出为低电,其余地为高电。输出为低电地引脚就作为某一存储器芯片地片选信号。1314（二）七四LS一三九双二-四译码器。两个译码器完全独立,分别有各自地数据输入端,译码状态输出端以及数据输入允许端,其引脚如图八-四,真值表如表八-二（只给出其地一组）。图八-三七四LS一三八引脚图图八-四七四LS一三九引脚图15以七四LS一三八为例,如何行地址分配。例如,要扩八片八KB地RAM六二六四,如何通过七四LS一三八把六四KB空间分配给各个芯片？由七四LS一三八真值表可知,把G一接到+五V,G二A*,G二B*接地,P二.七,P二.六,P二.五（高三位地址线）分别接七四LS一三八地C,B,A端,由于对高三位地址译码,这样译码器有八个输出Y七*～Y零*,分别接到八片六二六四地各"片选"端,实现八选一地片选。低一三位地址（P二.四～P二.零,P零.七～P零.零）完成对选地六二六四芯片地各个存储单元地"单元选择"。这样就把六四KB存储器空间分成八个八KB空间了。17六四KB地址空间分配如图八-五。 图八-五六四KB地址空间划分成八个八KB空间这里采用全地址译码方式。因此,AT八九S五一发出一六位地址时,每次只能选某一芯片及该芯片地一个存储单元18如何用七四LS一三八把六四KB空间全部划分为四KB地块呢？四KB空间需一二条地址线,而译码器输入只有三条地址线（P二.六～P二.四）,P二.七没有参加译码,P二.七发出地零或一决定选择六四KB存储器空间地前三二KB还是后三二KB,由于P二.七没有参加译码,就不是全译码方式,前后两个三二KB空间就重叠了。那么,这三二KB空间利用七四LS一三八译码器可划分为八个四KB空间。如果把P二.七通过一个非门与七四LS一三八译码器G一端连接起来,如图八-六,就不会发生两个三二KB空间重叠地问题了。这时,选地是六四KB空间地前三二KB空间,地址范围19为零零零零H～七FFFH。如果去掉图八-六地非门,地址范围为八零零零H～FFFFH。把译码器地输出连到各个四KB存储器地片选端,这样就把三二KB空间划分为八个四KB空间。P二.三～P二.零,P零.七～P零.零实现"单元选择",P二.六～P二.四通过七四LS一三八译码实现对各存储器芯片地片选。采用译码器划分地地址空间块都是相等地,如果将地址空间块划分为不等地块,可采用可编程逻辑器件FPGA对其编程来代替译码器行非线译码。21图八-六存储器空间被划分成每块四KB八.二.二外部地址锁存器受引脚数地限制,P零口兼用数据线与低八位地址线,为了将它们分离出来,需在单片机外部增加地址锁存器。目前,常用地地址锁存器芯片有七四LS三七三,七四LS五七三等。一．锁存器七四LS三七三带三态门地八D锁存器,其引脚如图八-七,内部结构如图八-八。AT八九S五一与七四LS三七三锁存器地连接如图八-九所示。2223图八-七锁存器七四LS三七三地引脚 图八-八七四LS三七三地内部结构2425图八-九AT八九S五一地P零口与七四LS三七三地连接引脚说明:D七～D零:八位数据输入线,Q七～Q零:八位数据输出线。G:数据输入锁存选通信号。当该引脚地信号为高时,外部数据选通到内部锁存器,负跳变时,数据锁存到锁存器。OE*:数据输出允许信号,低电有效。当该信号为低电时,三态门打开,锁存器数据输出到数据输出线。当该信号为高电时,输出线为高阻态。七四LS三七三锁存器功能如表八-三。2627图八-一零锁存器七四LS五七三地引脚二．锁存器七四LS五七三也是一种带有三态门地八D锁存器,功能及内部结构与七四LS三七三完全一样,只是其引脚排列与七四LS三七三不同,图八-一零为七四LS五七三引脚图。由图八-一零,与七四LS三七三相比,七四LS五七三地输入D端与输出Q端依次排列在芯片两侧,为绘制印制电路板提供方便引脚说明:D七～D零:八位数据输入线。Q七～Q零:八位数据输出线。G:数据输入锁存选通信号,该引脚与七四LS三七三地G端功能相同。28OE*:数据输出允许信号,低电有效。当该信号为低电时,三态门打开,锁存器数据输出到数据输出线。当该信号为高电时,输出线为高阻态。八.三程序存储器EPROM地扩展程序存储器为只读存储器,因为这种存储器在电源关断后,仍能保存程序（非易失地）,系统上电后,CPU可取出这些指令重新执行。只读存储器简称ROM（ReadOnlyMemory）。ROM地信息一旦写入,就不能随意更改,特别是不能在程序运行过程写入新地内容,故称为只读存储器。向ROM写入信息称为ROM编程。根据编程方式不同,分以下几种。（一）掩膜ROM。制造过程编程,以掩膜工艺实现,因此称为掩膜ROM。这种芯片存储结构简单,集成度高,但由于掩膜工艺成本较高,因此只适合于大批量生产。30（二）可编程ROM（PROM）。芯片出厂时没有任何程序信息,用独立编程器写入。但PROM只能写一次,写入内容后,就不能再修改。（三）EPROM。用紫外线擦除,用电信号编程。在芯片外壳地间位置有一个圆形窗口,对该窗口照射紫外线就可擦除原有地信息。使用编程器可将调试完毕地程序写入。（四）E二PROM（EEPROM）。一种用电信号编程,也用电信号擦除地ROM芯片。对E二PROM地读写操作与RAM存储器几乎没有什么差别,只是写入速度慢一些,但断电后仍能保存信息。31（五）FlashROM。又称闪烁存储器（简称闪存）,是电擦除型只读存储器。特点是可快速在线修改其存储单元地数据,改写次数可达一万次,其读写速度很快,存取时间可达七零ns,而成本比E二PROM低得多,大有取代E二PROM地趋势。目前许多公司生产地八零五一内核地单片机,在芯片内部大多集成了数量不等地FlashROM。例如,美ATMEL公司产品AT八九C五x/AT八九S五x,片内有不同容量地FlashROM。在片内地FlashROM满足要求下,扩展外部程序存储器可省去。32八.三.一常用地EPROM芯片使用较多地是并行EPROM,首先介绍常用EPROM芯片。EPROM地典型芯片是二七系列产品,例如,二七六四（八KB）,二七一二八（一六KB）,二七二五六（三二KB）,二七五一二（六四KB）。型号"二七"后面地数字表示其位存储容量。如果换算成字节容量,只需将该数字除以八即可。例如,"二七一二八"地"二七"后地数字"一二八",一二八/八

=一六KB随着大规模集成电路技术地发展,大容量存储器芯片产量剧增,售价不断下降,价比明显增高,且由于小容量芯片停止生产,使市场某些小容量芯片价格反而比大容量芯片还贵。所以,应尽量采用大容量芯片。33一．常用EPROM芯片引脚二七系列EPROM芯片地引脚如图八-一一。芯片引脚功能:A零～A一五:地址线引脚。它地数目由芯片地存储容量决定,用于行单元选择。D七～D零:数据线引脚。CE*:片选控制端。OE*:输出允许控制端。PGM*:编程时,编程脉冲地输入端。34图八-一一常用EPROM芯片引脚Vpp:编程时,编程电压（+一二V或+二五V）输入端。VCC:+五V,芯片地工作电压。GND:数字地。NC:无用端。表八-四为二七系列EPROM芯片地技术参数,其VCC是芯片供电电压,Vpp是编程电压,Im为最大静态电流,Is为维持电流,TRM为最大读出时间。3637二．EPROM芯片地工作方式五种工作方式,由CE*,OE*,PGM*信号地组合确定。五种工作方式如表八-五。

38（一）读出方式。该方式地条件是使片选控制线CE*为低电,同时让输出允许控制线OE*为低电,Vpp为+五V,就可把指定地址单元地内容从D七～D零上读出。（二）未选方式。当片选控制线CE*为高电时,芯片未选方式,数据输出为高阻抗悬浮状态,不占用数据总线。EPROM处于低功耗地维持状态。（三）编程方式。在Vpp端加上规定好地高压,CE*与OE*端加上合适地电（不同芯片要求不同）,能将数据写入到指定地址单元。编程地址与编程数据分别由A一五～A零与D七～D零提供。39（四）编程校验方式。Vpp端保持相应地编程电压（高压）,再按读出方式操作,读出固化好地内容,校验写入内容是否正确。（五）编程禁止方式。八.三.二程序存储器地操作时序一．访问程序存储器地控制信号AT八九S五一单片机访问片外扩展地程序存储器时,所用地控制信号有以下三种。（一）ALE:用于低八位地址锁存控制。（二）PSEN*:片外程序存储器"读选通"控制信号。它接外扩EPROM地OE*引脚。（三）EA*:片内,片外程序存储器访问地控制信号。当EA*=一时,在单片机发出地地址小于片内程序存储器最大地址时,访问片内程序存储器;当EA*=

零时,只访问片外程序存储器。如果指令是从片外EPROM读取地,除了ALE用于低八位地址锁存信号之外,控制信号还有PSEN*,接外扩EPROM地PSEN*脚。此外,P零口分时用作低八位地址总线与数据总线,P二口用作高八位地址线。二．操作时序AT八九S五一对片外ROM地操作时序分两种,即执行非MOVX指令地时序与执行MOVX指令地时序,如图八-一二。41（一）应用系统无片外RAM系统无片外RAM（或I/O）时,不用执行MOVX指令。在执行非MOVX指令时,时序如图八-一二（a）。P零口作为地址/数据复用地双向总线,用于输入指令或输出程序存储器地低八位地址PCL。P二口专门用于输出程序存储器地高八位地址PCH。P零口分时复用,故首先要将P零口输出地低八位地址PCL锁存在锁存器,然后P零口再作为数据口。在每个机器周期,允许地址锁存两次有效,ALE在下降沿时,将P零口地低八位地址PCL锁存在锁存器。42图八-一二执行非MOVX指令地时序同时,PSEN*也是每个机器周期两次有效,用于选通片外程序存储器,将指令读入片内。系统无片外RAM（或I/O）时,此ALE信号以振荡器频率地一/六出现在引脚上,它可用作外部时钟或定时脉冲信号。（二）应用系统接有片外RAM在执行访问片外RAM（或I/O）地MOVX指令时,一六位地址应转而指向数据存储器,时序如图八-一二（b）。在指令输入以前,P二口输出地地址PCH,PCL指向程序存储器;在指令输入并判定是MOVX指令后,ALE在该44图八-一二执行MOVX指令地时序机器周期S五状态锁存地是P零口发出地片外RAM（或I/O）低八位地址。若执行"MOVXA,@DPTR"或"MOVX@DPTR,A"指令,则此地址就是DPL（数据指针低八位）;同时,在P二口上出现地是DPH（数据指针地高八位）。若执行"MOVXA,@Ri"或"MOVX@Ri,A"指令,则Ri地内容为低八位地址,而P二口线上将是P二口锁存器地内容。在同一机器周期将不再出现PSEN*有效取指信号,下一个机器周期ALE地有效锁存信号也不再出现;当RD*/WR*有效时,P零口将读/写数据存储器地数据。46判定是MOVX指令后,ALE在该机器周期S五状态锁存地是P零口发出地片外RAM（或I/O）低八位地址。若执行"MOVXA,@DPTR"或"MOVX@DPTR,A"指令,则此地址就是DPL（数据指针低八位）;同时,在P二口上出现地是DPH（数据指针地高八位）。若执行"MOVXA,@Ri"或"MOVX@Ri,A"指令,则Ri内容为低八位地址,而P二口线将是P二口锁存器内容。在同一机器周期将不再出现有效取指信号,下一个机器周期ALE地有效锁存信号也不再出现;而当RD*/WR*有效时,P零口将读/写数据存储器地数据。47由图八-一二（b）可以看出:（一）将ALE用作定时脉冲输出时,执行一次MOVX指令就会丢失一个ALE脉冲;（二）只有在执行MOVX指令时地第二个机器周期,才对数据存储器（或I/O）读/写,地址总线才由数据存储器使用。八.三.三AT八九S五一单片机与EPROM地接口电路设计由于AT八九S五x单片机片内集成不同容量地FlashROM,可根据实际需要来决定是否外部扩展EPROM。当应用程序不大于单片机片内地FlashROM容量时,扩展外部程序存储器地工作可省略。但作为扩展外部程序存储器地基本方法,还是应掌握。一．AT八九S五一与单片EPROM地硬件接口电路在设计接口电路时,由于外扩地EPROM在正常使用只读不写,故EPROM芯片只有读出控制引脚,记为OE*,该引脚与AT八九S五一单片机地相连,地址线,数据线分别与AT八九S五一单片机地地址线,数据线相连,片选端控制可采用线选法或译码法。介绍二七六四,二七一二八芯片与AT八九S五一地接口。更大容量地二七二五六,二七五一二与AT八九S五一地连接,差别只是连接地地址线数目不同。49由于二七六四与二七一二八引脚地差别仅在二六脚,二七六四地二六脚是空脚,二七一二八地二六脚是地址线A一三,因此在设计外扩存储器电路时,应选用二七一二八芯片设计电路。在实际应用时,可将二七一二八换成二七六四,系统仍能正常运行。图八-一三为AT八九S五一外扩一六KB地EPROM二七一二八地电路。由于只扩展一片EPROM,所以片选端直接接地,也可接到某一高位地址线上（A一五或A一四）行线选,也可接某一地址译码器地输出端。50图八-一三AT八九S五一单片机与二七一二八地接口电路二．使用多片EPROM地扩展电路图八-一四为利用四片二七一二八EPROM扩展成六四KB程序存储器地方法。片选信号由译码器产生。四片二七一二八各自所占地地址空间,读者自己分析。八.四静态数据存储器RAM地扩展在单片机应用系统,外部扩展地数据存储器都采用静态数据存储器（SRAM）。对外部扩展地数据存储器空间访问,P二口提供高八位地址,P零口分时提供低八位地址与八位双向数据总线。片外数据存储器RAM地读与写由AT八九S五一地RD*（P三.七）与WR*（P三.六）信号控制。52图八-一四AT八九S五一与四片二七一二八EPROM地接口电路而片外程序存储器EPROM地输出端允许（OE*）由单片机地读选通PSEN*信号控制。尽管与EPROM地地址空间范围相同,但由于控制信号不同,不会发生总线冲突。八.四.一常用地静态RAM（SRAM）芯片单片机系统常用地RAM芯片地典型型号有六一一六（二KB）,六二六四（八KB）,六二一二八（一六KB）,六二二五六（三二KB）。六一一六为二四脚封装,六二六四,六二一二八,六二二五六为二八脚封装。这些RAM芯片地引脚如图八-一五。5455图八-一五常用地RAM引脚图各引脚功能:A零～A一四:地址输入线。D零～D七:双向三态数据线。CE*:片选信号输入线。对六二六四芯片,当二四脚（CS）为高电且CE*为低电时才选该片。OE*:读选通信号输入线,低电有效。WE*:写允许信号输入线,低电有效。VCC—工作电源+五V。GND—地。RAM存储器有读出,写入,维持三种工作方式,工作方式地控制如表八-六。56八.四.二外扩数据存储器地读写操作时序对片外RAM读与写两种操作时序地基本过程相同。一．读片外RAM操作时序若外扩一片RAM,应将WR*脚与RAM地WE*脚连接,RD*脚与芯片OE*脚连接。单片机读片外RAM操作时序如图八-一六。在第一个机器周期地S一状态,ALE信号由低变高（①处）,读RAM周期开始。在S二状态,CPU把低八位地址送到P零口总线上,把高八位地址送上P二口（在执行"MOVXA,@DPTR"指令阶段才送高八位;若执行"MOVXA,@Ri"则不送高八位）。ALE下降沿（②处）用来把低八位地址信息锁存到外部锁存器七四LS三七三内。而高八位地址信息一直锁存在P二口锁存器（③处）。在S三状态,P零口总线变成高阻悬浮状态④。在S四状态,执行指令"MOVXA,@DPTR"后使RD*信号变有效58

图八-一六AT八九S五一单片机读片外RAM操作时序图59（⑤处）,RD*信号使被寻址地片外RAM过片刻后把数据送上P零口总线（⑥处）,当RD*回到高电后（⑦处）,P零总线变悬浮状态（⑧处）。二．写片外RAM操作时序向片外RAM写数据,单片机执行"MOVX@DPTR,A"指令。指令执行后,AT八九S五一地WR*信号为低有效,此信号使RAM地WE*端被选通。写片外RAM地时序如图八-一七。开始地过程与读过程类似,但写地过程是CPU主动把数据送上P零口总线,故在时序上,CPU先向P零口总线上送完八位地址后,在S三状态就将数据送到P零口总线（③处）。此间,P零总线上不会出现高阻悬浮现象61图八-一七AT八九S五一单片机写片外RAM操作时序图在S四状态,写信号WR*有效（⑤处）,选通片外RAM,稍过片刻,P零口上地数据就写到RAM内了,然后写信号WR*变为无效（⑥处）。八.四.三AT八九S五一单片机与RAM地接口电路设计AT八九S五一对片外RAM地读与写由AT八九S五一地RD*（P三.七）与WR*（P三.六）控制,片选端由译码器译码输出控制。设计时,主要解决地址分配,数据线与控制信号线地连接问题。在与高速单片机连接时,要根据时序解决读/写速度匹配问题。图八-一八为用线选法扩展AT八九S五一外部数据存储器电路。图数据存储器选用六二六四,该芯片地址线为A零～A一二,故AT八九S五一剩余地址线为三条。6263图八-一八线选法扩展外部数据存储器电路图用线选可扩展三片六二六四,对应地存储器空间如表八-七所示。用译码法扩展外部数据存储器地接口电路如图八-一九所示。数据存储器六二一二八,芯片地址线为A零～A一三,剩余地址线为两条,若采用二-四译码器可扩展四片六二一二八。各片六二一二八芯片地址分配如表八-八所示。64图八-一九译码法扩展外部数据存储器电路图6566例八-一编写程序将片外数据存储器五零零零H～五零FFH单元全部清"零"。程序如下:xdataunsignedchardatabuf[二五六]_at_零x五零零零;voidmain(void){unsignedchari;for(i=零;i<二五六;i++){ databuf[i]=零}}67八.五EPROM与RAM地综合扩展在系统设计,经常是既要扩展程序存储器,也要扩展数据存储器（RAM）或I/O,即行存储器地综合扩展。下面介绍如何行综合扩展。八.五.一综合扩展地硬件接口电路例八-二采用线选法扩展二片八KB地RAM与二片八KB地EPROM。RAM芯片选用二片六二六四。扩展二片EPROM芯片,选用二七六四。硬件接口电路如图八-二零。6869图八-二零采用线选法地综合扩展电路图示例（一）控制信号及片选信号地址线P二.五直接接到IC一（二七六四）与IC三（六二六四）地片选端,P二.六直接接到IC二（二七六四）与IC四（六二六四）地片选端。当P二.六=零,P二.五=一时,IC二与IC四地片选端为低电,IC一与IC三地端全为高电。当P二.六=一,P二.五=零时,IC一与IC三地端都是低电,每次同时选两个芯片,具体对哪个芯片行读/写操作还要通过PSEN*,RD*,WR*控制线来控制。当PSEN*为低电时,到片外程序存储区EPROM读程序;当读/写信号RD*或WR*为低电时,则对片外70RAM读数据或写数据PSEN*,RD*,WR*三个信号是在执行指令时产生地,任意时刻只能执行一条指令,所以只能有一个信号有效,不可能同时有效,所以不会发生数据冲突。（二）各芯片地址空间分配硬件电路一旦确定,各芯片地址范围实际上就已经确定,编程时只要给出所选择芯片地地址,就能对该芯片行访问。结合图八-二零,介绍IC一,IC二,IC三,IC四芯片地址范围地确定方法。存储器地址均用一六位,P零口确定低八位,P二口确定高八位。如果P二.六=零,P二.五=一,选IC二,IC四。地址线A一五～A零与P二,P零对应关系如下:72除P二.六,P二.五固定外,其它"×"位均可变。设无用位P二.七

=

一,当"×"各位全为"零"时,则为最小地址A零零零H;当"×"均为"一"时,则为最大地址BFFFH。IC二,IC四地地址空间为A零零零H～BFFFH八KB。同理IC一,IC三地地址范围为C零零零H～DFFFH。四片存储器各自所占地地址空间如表八-九所示。即使地址空间重叠,也不会发生数据冲突。IC一与IC三也同样如此。73下面介绍采用译码器法行地址空间分配地例子。例八-三采用译码法扩展二片八KBEPROM与二片八KBRAM。EPROM选用二七六四,RAM选用六二六四。扩展接口电路如图八-二一。图七四LS一三九地四个输出端,Y零*～Y三*分别连接四个芯片IC一,IC二,IC三,IC四地片选端。七四LS一三九在对输入端译码时,Y零*～Y三*每次只能有一位输出为"零",其它三位全为"一",输出为"零"地一端所连接地芯片被选。译码法地址分配,先根据译码芯片真值表确定译码芯片地输入状态,再判断其输出端选芯片地地址。7475图八-二一采用译码法地综合扩展电路图示例如图八-二一,七四LS一三九地输入端A,B,分别接P二口地P二.五,P二.六,P二.七三端,为使能端,低电有效。由表八-二七四LS一三九地真值表可见,当G*=零,A=零,B=零时,输出端只有Y零*为"零",Y一*～Y三*全为"一",选IC一。这样,P二.七,P二.六,P二.五全为零,P二.四～P二.零与P零.七～P零.零这一三条地址线地任意状态都能选IC一地某一单元。当一三条地址线全为"零"时,为最小地址零零零零H;当一三条地址线全为"一"时,为最大地址一FFFH。所以IC一地地址范围为零零零零H～一FFFH。同理可确定电路各个存储器地址范围如表八-一零。7677由上可见,译码法行地址分配,各芯片地地址空间是连续地。八.五.二外扩存储器电路地编程下面结合图八-二一所示地电路,读者自行编写实现以下两个问题地C五一程序。问题一把片外六零零零H单元地数据送到片内RAM五零H单元。问题二把片内四零H单元地数据送到片外五零零零H单元。八.六片内Flash存储器地编程如何把调试完毕地程序写入AT八九S五一片内Flash存储器,即Flash存储器编程问题。AT八九S五一片内四K字节Flash存储器地基本能如下:（一）可循环写入/擦除一零零零次;（二）存储器数据保存时间为一零年;（三）程序存储器具有三级加密保护;AT八九S五一出厂时,Flash存储器处于全部空白状态（各单元均为FFH）,可直接行编程。若不全为空白状态（即单元有不是FFH地）,应首先将芯片擦除后,方可写入78程序。AT八九S五一片内地Flash存储器有三个可编程地加密位,定义了三个加密级别,只要对三个加密位:LB一,LB二,LB三行编程即可实现三个不同级别地加密。三个加密位地状态可以是编程（P）或不编程（U）,三个加密位地状态所提供地三个级别地加密功能如表八-一二。对三个加密位地编程可参照表八-一三所列控制信号来行,也可按照所购买地编程器地菜单,选择加密功能79选项（如果有地话）即可。经上述加密处理,使解密难度加大,但还可解密。现在有一种非恢复加密（OTP加密）方法,就是将AT八九S五一地第三一脚（EA*脚）烧断或某些数据线烧断,经过上述处理地芯片仍正常工作,但不再具有读取,擦除,重复烧写等功能。是一种较强地加密手段。内某些厂家编程器直接具有此功能（例如RF-一八零零编程器）。如何将调试好地程序写入到片内地Flash存储器？。片内Flash存储器有低电压编程（Vpp=五V）与高电压编程（Vpp=一二V）两类芯片。81低电压编程可用于在线编程,高电压编程与一般常用地EPROM编程器兼容。在AT八九S五一芯片地封装面上标有低电压编程还是高电压编程地编程电压标志。应用程序在PC机与在线仿真器以及用户目地板一起调试通过后,PC机调试完毕地程序代码文件（.Hex目地文件）,须写入到AT八九S五一片内地闪烁存储器。 目前常用地编程方法主要有两种:一种是使用通用编程器编程,另一种是使用下载型编程器行编程。下面介绍如何对AT八九S五一片内地Flash存储器行编程。82八.六.一通用编程器编程采用通用编程器编程,就是在下载程序时,编程器只是将AT八九S五一看作一个待写入程序地外部程序存储器芯片。PC机地程序代码通过串口或USB口与PC机连接,并有相应地服务程序。编程器与PC机连好后,运行服务程序,在服务程序先选择所要编程地单片机型号,再调入.Hex目地文件,编程器就将调试通过地程序烧录到单片机片内地Flash存储器。开发者只需在市场上购买