《电子技术基础（第2版）》 课件 第11章 存储器和可编程逻辑器件

第11章存储器和可编程逻辑器件11.1存储器概述11.2存储器及其应用11.3可编程逻辑器件PLD10.1概述

11.1.1存储器1．存储容量衡量存储容量的单位有位（b）和字节（B），其关系是1B=8b。其中字节（B）更为常用，此外还有千字节（KB）、兆字节（MB）和吉字节（GB），它们之间的关系是

1KB=210B=1024B1MB=220B=l024KB=l048576B1GB=230B=1024MB=l048576KB=1073741824B

存储器的最大容量可以由存储器地址码的位数确定，若地址码位数为n，即可以产生2n个不同的地址码，那么存储器的最大容量为2nB。一般来说，存储器容量越大，允许存放的程序和数据就越多，就越利于提高计算机的处理能力。2．存取时间信息存入存储器的操作称为写操作，信息从存储器取出的操作称为读操作。存取时间是描述存储器读/写速度的重要参数，通常用TA来表示。读/写周期是指存储器完成一次存取操作所需的时间，即存储器进行两次连续独立的操作（读/写）所需的时间（读/写操作时间）。通常也称为存储周期，用TM表示。3．可靠性存储器的可靠性是指在规定的时间内存储器无故障工作的情况，一般用平均无故障时间衡量。平均无故障时间（MTBF）越长，表示存储器的可靠性越好。4．性能/价格比性能/价格比，简称性价比，是衡量存储器的综合性指标。

11.1.2可编程逻辑器件

一个逻辑系统可以由标准逻辑电路组成，利用各种功能的集成芯片组合出需要的逻辑电路。用这种方法组成的逻辑系统，需要大量的逻辑芯片，设计烦琐且设计周期长，难以最优化设计。可编程逻辑器件的出现，使设计观念发生了改变，设计工作变得非常容易，因此得到迅速发展和应用。专用的逻辑集成电路有可编程逻辑器件PLD、门阵列逻辑电路GAL、现场可编程门阵列逻辑电路FPGA、标准单元逻辑电路SCL等。11.2存储器及其容量扩展

11.2.1随机存取存储器RAM

特点简介：随机存取存储器RAM又称为读/写存储器，在计算机中是不可缺少的部分。RAM在电路正常工作时可以随时读出数据，也可以随时改写数据，但停电后数据丢失。因此RAM的特点是使用灵活方便，但数据易丢失。它适用于需要对数据随时更新的场合，如用于存放计算机中各种现场的输入、输出数据，中间结果以及与外存交换信息等。

分类：根据工作原理的不同，RAM又分为静态随机存储器SRAM（StaticRAM）和动态随机存储器DRAM（DynamicRAM）两大类。它们的基本电路结构相同，差别仅在存储电路的构成。

SRAM的存储电路以双稳态触发器为基础，状态稳定，只要不掉电，信息就不会丢失，其优点是不需刷新（即每隔一定时间重写一次原信息），缺点是集成度低；DRAM的存储电路以电容为基础，电路简单，集成度高，但也存在问题，电容中电荷由于漏电会逐渐丢失，因此DRAM需定时刷新。下面以SRAM为例介绍RAM的基本结构和工作原理。1．RAM的基本结构及工作原理结构：随机存取存储器RAM的结构框图如图11-1所示，主要由存储矩阵、地址译码器和读/写控制电路三部分组成。存储矩阵是整个电路的核心，它由许多存储单元排列而成。地址译码器根据输入地址码选择要访问的存储单元，通过读/写控制电路对其进行读/写操作。

图11-1RAM的结构框图

工作原理：地址译码器一般都分成行译码器和列译码器两部分。行地址译码器将输入地址代码的若干位译成某一根字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一行存储单元中再选一位（或几位），使这些被选中的单元与读/写控制电路、输入/输出端接通，以便对这些单元进行读、写操作。

图11-1RAM的结构框图读/写控制电路用于控制电路的工作状态。当读/写控制信号=1时，执行读操作，将存储单元里的数据送到输入/输出端上；当读/写控制信号=0时，执行写操作，加到输入/输出端上的数据被写入存储单元中。2．RAM存储容量的扩展从前面的分析可知，若一片RAM的地址线根数为n，数据线根数为m，则在这片RAM中可以确定的字数（存储单元的个数）为2n，该片的存储容量为2n×m（位）。单片RAM的容量是有限的，对于一个大容量的存储系统，则可将若干片RAM组合在一起扩展而成。扩展容量的方法分为位扩展和字扩展两种。

（1）位扩展位扩展是指增加存储字长，或者说增加数据位数。以2114静态RAM为例，1片2114的存储容量为1K×4位，则2片2114即可组成1K×8位的存储器，如图11-3所示。图10-2中2片2114的地址线A9～A0、、都分别连在一起，其中一片的数据线作为高4位D7～D4，另一片的数据线作为低4位D3～D0。这样便构成了一个1K×8位的存储器。图11-3由两片1K×4位的芯片组成1K×8位的存储器

（2）字扩展

字扩展是指增加存储器字的数量，或者增加RAM内存储单元的个数。例如用2片1K×8位的存储芯片，可组成一个2K×8位的存储器，即存储器字数增加了一倍，如图11-4所示。图10-4中，将A10用作片选信号。由于存储芯片的片选输入端要求低电平有效，因此当A10为低电平0时，有效，选中左边的1K×8位芯片；当A10为高电平1时，经反相器反相后有效，选中右边的1K×8位芯片。图11-4由两片1K×8位的芯片组成2K×8位的存储器

（3）字、位扩展

字、位扩展是指既增加存储字的数量，又增加存储字长。如图11-5所示为用8片1K×4位的RAM芯片组成4K×8位的存储器。

图11-5由8片1K×4位的芯片组成4K×8位的存储器

11.2.2只读存储器ROM

通常把使用时只读出不写入的存储器称为只读存储器（ROM）。ROM中的信息一旦写入就不能进行修改，其信息在断电后仍然保留。1．ROM的结构及工作原理一般的ROM是掩模ROM。这类ROM由生产厂家做成，用户不能修改。ROM是由存储阵列、地址译码器、读出电路三部分构成，其结构框图如图11-7所示。图11-7ROM的结构框图

2．可编程ROM（PROM-ProgrammableROM）在实际使用过程中，用户希望根据自己的需要填写ROM的内容，因此产生了可编程ROM（以下简称PROM）。PROM与一般ROM的主要区别是，PROM在出厂时其内容均为0或l，用户在使用时，按照自己的需要，将程序和数据利用工具（用光或电的方法）写入PROM中，一次写入后不可修改。PROM相当于由用户完成ROM生产中的最后一道工序向ROM中写入编码，但在工作状态下，仍然只能对其进行读操作。3．可改写ROM

为了适应程序调试的要求，针对一般PROM的不可修改特性，设计出可以多次擦写的可编程ROM（ErasableProgrammableROM，EPROM），其特点是可以根据用户的要求用工具擦去ROM中存储的原有内容，重新写入新的编码。擦除和写入可以多次进行。同其他ROM一样，其中保存的信息不会因断电而丢失。

早期的EPROM是利用紫外线擦除，目前最常用的EPROM是通过电气方法擦除其中的已有内容，通常称为电可擦除可编程ROM（ElectricallyEPROM，EEPROM），擦除时间短且工作可靠是其最突出的特点，已逐渐替代了EPROM。

目前，最常用的EPROM是通过电气方法擦除其中已有内容的，通常称为电可擦除可编程ROM（ElectricallyEPROM，EEPROM），其最突出的特点是擦除时间短且工作可靠。

目前，常用的EPROM有2716（2K×8位）、2732（4K×8位）、2764（8K×8位）、27128（16K×8位）、27256（32K×8位）等。图11-9所示为27256的引脚排列图。图11-9E27256的引脚排列图

【例11-1】试用PROM实现4位二进制码到Gray码的转换。

解：4位二进制码到Gray码的码组转换真值表见表11-1。表11-14位二进制码到Gray码转换真值表

若将4位二进制码转换为Gray码，则A3～A0为4个输入变量，D3～D0为4个输出函数。很显然PROM的容量至少应为16×4位，由真值表可得PROM的阵列图如图11-10所示。图11-104位二进制码转换为Gray码的PROM阵列图10.3可编程逻辑器件PLD

随着集成电路和计算机技术的发展，数字系统经历了分立元件、小规模集成SSI（SmallScaleIntegration）、中规模集成MSI（MediumScaleIntegration）、大规模集成LSI（LargeScaleIntegration）到VLSI（VeryLargeScaleIntegration）的过程。继中小规模集成的通用器件之后发展起来的新器件，专用集成电路ASIC（ApplicationSpecificIntegratedCircuit）是采用LSI和VLSI工艺制造的数字逻辑器件，它是专门为某一领域或为专门用户而设计、制造的集成电路。作为ASIC的一个分支，可编程逻辑器件PLD（ProgrammableLogicDevice）20世纪70年代出现，80年代后得到了迅速发展，它是一种用户可以配置的器件。设计人员可以根据自己的设计需要，利用EDA软件进行设计，最后把设计结果下载到PLD芯片上，完成一个数字电路或数字系统集成的设计，而不需要芯片制造厂商设计、制作专用集成电路芯片。

11.3.1PLD的基本结构

如图11-11所示是PLD的基本结构示意图。其主体是由与门和或门构成的与阵列和或阵列。为了适应各种输入情况，与阵列的输入端（包括内部反馈信号的输入端）都设置有输入缓冲电路，从而使输入信号有足够的驱动能力，并产生互补的原变量和反变量。PLD可以由或门阵列直接输出（组合方式），也可以通过寄存器输出（时序方式）。输出可以是高电平有效，也可以是低电平有效。输出端一般都采用三态电路，而且设置有内部通路，可以把输出信号反馈到与阵列的输入端。图11-11PLD的基本结构示意图

在绘制中、大规模集成电路时，为方便起见，常用如图11-12中所示的简化画法。如图11-12（a）所示是输入缓冲器的画法。如图11-12（b）所示是一个多输入端与门，竖线为一组输入信号，用与横线相交叉点的状态表示相应输入信号是否接到了该门的输入端上。交叉点上画小圆点“· ”者表示连上了并且为硬连接，不能通过编程改变；交叉点上画叉“×”者表示编程连接，可以通过编程将其断开；既无小圆点也无叉者表示断开。图11-12（c）是多输入端或门，交叉点状态的约定与多输入端与门相同。

图11-12门电路的简化画法

11.3.2PLD的分类PLD内部通常只有一部分或某些部分是可编程的。根据可编程情况可分为四类：可编程只读存储器PROM、可编程逻辑阵列（ProgrammableLogicArray，PLA）、可编程阵列逻辑（ProgrammableArrayLogic，PAL）和通用阵列逻辑（GenericArrayLogic，GAL），见表11-2。

表11-2PLD分类表PROM的或阵列是可编程的，而与阵列是固定的，其阵列结构如图11-13所示。用PROM只能实现函数的标准与或式，故利用率很低。PLA的与阵列和或阵列都是可编程的，其阵列结构如图11-14所示。PLA可以实现函数的最简与或式，利用率比PROM高得多。PAL的或阵列固定，与阵列可编程。PAL速度高、价格低，其输出电路结构有好几种形式，可以借助编程器进行现场编程，很受用户欢迎。GAL的阵列结构与PAL相同，但其输出电路采用了逻辑宏单元结构，用户可根据需要对输出方式自行组态，因此功能更强，使用更灵活，应用更广泛。

在四类PLD中，PROM和PLA属于组合逻辑电路，PAL既有组合电路又有时序电路，GAL则为时序电路，当然也可用GAL实现组合函数。

图11-13PROM的阵列结构

图11-14PLA的阵列结构

10.3.3PLD的应用1．PLA的应用用PLA实现逻辑函数时，首先需将逻辑函数化为最简与或式，然后画出PLA的阵列图。如用PLA实现下列函数：

因为各个函数都是最简与或式，由此可画出PLA的阵列图，如图11-15所示。

图11-15用PLA实现组合逻辑函数的例子

【例11-2】用PLA实现例11-1要求的4位二进制码到Gray码的转换。解：根据表11-1所给出的码组转换真值表，将多输出函数化简后得到最简式：

化简后的多输出函数共有7个不同的乘积项和4个输出，因此编程后的PLA阵列图如图11-16所示。图11-164位二进制码转换为Gray码的PLA阵列图

【例11-3】试用PLA和JK触