第10章 组合逻辑电路

第10章组合逻辑电路§10.1组合逻辑电路概述§10.2常用中规模集成组合逻辑电路一编码器二译码器三加法器四数值比较器五数据选择器§10.3组合逻辑电路中的竞争与冒险产生的原因如何消除X1X2XnF1F2Fm输入输出组合逻辑电路1.功能特点：多输入、多输出电路各输出函数仅由输入确定，彼此相互独立10.1组合逻辑电路概述10.1.1组合逻辑电路的特点电路的输出只与电路当前的输入有关，即无记忆性2.结构特点：（2）不存在输出与输入之间的反馈（1）不包括记忆（存储）元件组合逻辑电路的分类小规模集成电路(SSI)中规模集成电路(MSI)大规模集成电路(LSI)超大规模集成电路(VLSI)规模种类TTLCMOSSSIMSILSIVLSI12门／片以下100元件／片以下13—99门／片100—1000门／片1000门以上100—1000元件／片1000—10000元件／片10000元件／片以上集成电路的划分组合逻辑电路按集成度的大小可分为：逻辑门电路典型组合逻辑与时序逻辑电路可编程器件专用系统分析要求：已知电路结构（输入输出逻辑关系）分析步骤：由逻辑图得出逻辑函数表达式，并化简；列真值表；分析逻辑功能。（逻辑图）求电路的功能10.1.2组合逻辑电路的分析分析下图所示电路的逻辑功能。ABF1F2F3F&&&&解：由电路的输入开始，逐级写出输出函数“异或”逻辑

可用来判断两信号是否一致。例1例2：分析如图所示电路的逻辑功能。&&&&≥1ABCF1F2F3F4F解：写出输出函数式列真值表当A、B、C全为0或1时，F为1，否则F为0。“判一致电路”ABCF00010010010001101000101011001111分析电路功能例3：图示电路中A、B是数据输入端，K是控制输入端，试分析在控制输入的不同取值下，数据输入A、B和输出间的关系。&&&&写出输出函数式解：列真值表KAB000011011111111111111100011011101110011101电路的功能

一位二进制数的比较器；

低电平有效10.1.3组合逻辑电路的设计设计要求：已知逻辑功能求逻辑电路图设计步骤：根据功能列出真值表；写出逻辑函数表达式，化简；画逻辑电路图。根据逻辑功能，进行逻辑抽象,即说明逻辑变量，并对变量赋值；例1：设计一个监视交通信号灯工作状态的逻辑电路。

电路由

红、黄、绿三盏灯组成。正常工作时，任何时刻必有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。（要求用“与非”门实现）解：逻辑抽象（分别表示红、黄、绿三盏灯）输入变量：A、B、C“1”：灯亮“0”：灯不亮输出变量：F（表示报警与否）“1”：报警“0”：不报警列真值表ABCF00010010010001111000101111011111假设假设写出逻辑函数式ABC010001111011111逻辑图&&&&&&&&例2：用“异或”门实现一个组合电路，该电路输入为三位二进制ABC，输出为F。其功能是：输入的三位数码中有奇数个“1”时，电路的输出为1，否则为0。解：（1）分析设计要求，列出真值表ABCF00000011010101101001101011001111（2）由真值表得逻辑表达式ABC01000111101111（3）用“异或”门实现=1=1ABCF例3：举重比赛有ABC三个裁判及一个主裁判D。当主裁判认为合格时算为二票，而ABC裁判认为合格时分别算为一票。用“与非”门设计多数通过的表决电路。解：（1）逻辑抽象设输出函数为F，多数通过时F=1，否则F=0，输入变量为A、B、C、D，合格为1，不合格为0。（2）列真值表ABCDF00000000100010000111010000101101100011111000010011101001011111000110111110111111（3）写出逻辑函数表达式，并化简ABCD000001011110111011111111（4）用“与非”门实现&&&&&ABCDF例4：试设计将三位二进制数码转换为三位格雷码的逻辑电路。列真值表ABCXYZ000000001001010011011010100110101111110101111100(1)输入变量为三位二进制代码，用A、B、C表示；输出为三位格雷码，用X、Y、Z表示。(2)列真值表解：（3）化简ABC01000111101111X=AXABC01000111101111ABC01000111101111(4)画逻辑图=1ABY=1CZX{end}YZ10.2.1编码器（Encoder)m线一n线编码器输入(m个信息)输出(n位代码)编码器的功能

能够实现用二进制代码表示各种符号、数字和信息这一编码过程的电路。编码器的结构m与n的关系一般编码器的输入端数远大于输出端数编码器

二进制编码器

二-十进制编码器普通二-十进制编码器优先二-十进制编码器普通二进制编码器优先二进制编码器编码器的分类由n位二进制数表示2n个信号的编码电路将十个输入信号编成对应的8421BCD码的电路(b)用二极管组成二进制编码器的实现电路VCCY0Y1Y2RRR(a)用与非门组成Y0Y1Y2普通二进制编码器设有4个信号Y0、Y1、Y2、Y3要用二进制代码来表示，编码规则为要求设计该编码器。举例说明（1）说明变量输入变量：Y0、Y1、Y2、Y30：信号不出现1：信号出现输出变量：B、A编码器Y0Y1Y2Y3BA两位二进制代码（2）列出真值表不允许两个或两个以上的信号同时出现。（3）写出输出函数表达式Y3Y2Y1Y00000010111101110××××××××××××１１BY3Y2Y1Y00000010111101110××××××××××××１１A逻辑图&&111BAY3Y2Y1当，，时，BA=00为隐含变量（4）画逻辑图普通二进制编码器简化真值表Y3Y2Y1Y0BA0001

000010

010100

101000

11普通二进制编码器编码表输入

BAY000Y101Y210Y311优先二进制编码器（PriorityEncoder）

对所有的输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。000１001×01××1×××Y3Y2Y1Y0AB001001114-2线优先编码器真值表设备按照优先等级编码，用于中断响应……优先编码器在计算机中的应用表达式Y3Y2Y1Y00000010111101110111111111×1１1BY1Y0Y3Y200000101111011101111111×111A由真值表&&1BAY31Y2Y1&74LS148优先二进制编码器74LS148逻辑符号1110010101010101010101111111100×××××××1××××××××111111000010××××××0010110×××××01001110××××011011110×××1000111110××10101111110×110011111110111功能表输入输出端说明使能输入端，时芯片工作使能输出端，时无有效信号输入优先标志输出端，时表明芯片处于工作状态~是信号输入端

当输入为0时，表明该信号出现；输入优先权最高代码输出端反码输出低电平有效优先二﹣十进制编码器74LS147逻辑符号74LS147功能表11111111111110110011110×××××××1000110××××××10011110×××××101011110××××1011111110×××11001111110××110111111110×11100××××××××111111110低电平有效{end}10.2.2译码器（Decoder）译码译码器的功能---编码的逆过程，将代码还原为原意的过程。--实现译码功能的电路，也称为解码器。译码器的结构n线一m线译码器输入(m个信息)输出(n位代码)m与n的关系一般译码器的输入端数远小于输出端数译码器十进制译码器---将数字、文字或符号的代码还原成相应数字、文字、符号并显示出来的电路，如控制数码管显示。二进制译码器---用来表示输入状态的全部组合，称变量译码器。 N位输入，2N输出；---将8421BCD码翻译成10个对应的十进制数码的电路显示译码器译码器的分类

最典型的应用：存储器的地址译码。地址线有10位，可以表示210＝1K个地址；

32位地址可以表示4G地址；16M存储器需要24位地址。

4-16地址译码器000000010010111116*8bit20位地址译码器00········0000········0100········1011········111M*8bit二进制译码器以74LS139译码器说明输入与输出的关系&&&&11111BA每个输出函数对应输入的一个最小项，因此又称为最小项发生器。真值表××111110001110011101101011110111使能端低电平有效输出端低电平有效逻辑符号74LS139BA使能(Enable)端作用：灵活：用于扩展可靠：用于选通,针对门电路的传输延迟造成的竞争、冒险问题提出的.二进制译码器74LS13874LS138输入输出0

×××××

1×××1000010001100101001110100101011011010111

11111111

11111111

11111110

11111101

11111011

11110111

11101111

11011111

10111111

0111111174LS138功能表当，时，各输出表达式为译码器扩展（级联）例：由两片74LS138扩展得一个4线-16线译码器分析如下：“1”74LS138(1)74LS138(2)

当D=0时，芯片(1)工作，对00000111代码译码，依次输出“0”~~~

当D=1时，芯片(2)工作，对10001111代码译码，依次输出“0”~~~还有其他实现方法么？其他实现方法：“1”74LS138(1)74LS138(2)“1”1利用译码器设计电路例例1：试用74LS138实现逻辑函数解：74LS138已知74LS138逻辑关系为：当，时，各输出表达式为：74LS138“1”“0”&∴逻辑图若译码器为高电平有效，应如何实现？3线8线译码器≥1解：74LS138“1”“0”&例2：用74LS138实现函数令A=C，B=B，C=A利用译码器设计电路的步骤

选择集成二进制译码器函数变量数

=输入二进制代码位数

写出函数的标准“与或”式若用低电平有效芯片实现→“与非-与非”式

确认译码器和门电路输入信号的表达式译码器输入：函数变量（注意排列顺序）门电路输入：逻辑函数包括的最小项所对应的译码器输出

画连线图设X、Z均为三位二进制数，X为输入，Z为输出。当2≤X≤5时，74LS138构成实现上述要求的逻辑电路。Z=X+2;X＜2时Z＝1;X＞5时Z=0。试用一片3线－8线译码器例3：（1）由题意可得真值表如下：解：000001010011100101110111000000000000001111111111（2）由真值表可得：则同理可得：&&&74LS138

利用译码器设计组合逻辑电路比较适合于多输出逻辑函数。令：（3）变换，用译码器实现十进制译码器74LS4201111111110000000100100011010001010110011110001001101010111100110111101111101111111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111111111111111111111111111111111111111111111111111111输入输出74LS42功能表数字显示译码器显示译码器可直接用来驱动显示器件，以显示代码所表示的数字、字符等信息。LED数码管显示器件共阴极LED结构共阳极LED结构地（或电源）数码管符号集成译码显示器74LS48（共阴极）74LS48+数码管的显示驱动输入输出0000

1111110

0110000

1101101

1111001

0110011

1011011

0111111

1110000

1111111

1111011显示字符74LS48（共阴极）功能表00010010001101000101011001111000100110.2.3加法器（Adder)

--实现两个二进制数之间的相加运算。A:1101B:1011111被加数加数低位进位00011和S进位C加法器的功能

0+---不考虑低位进位的一位加法器一位半加器半加器被加数A加数B和S进位C真值表00

01

101100000111表达式逻辑图HA=1&符号HalfAdder---考虑低位进位的一位加法器一位全加器：被加数加数和进位全加器低位进位

设为被加数、加数及和的第（i)位，为（i）位向（i+1）位的进位，为（i-1）位向（i）位的进位。真值表0000000000011111111001010011100101110111表达式：FA=1=1&&≥1&逻辑图符号FullAdder多位加法器例：四位串行进位加法器结构简单，加数、被加数并行输入各位全加器间的进位需串行传递，速度较慢。串行进位加法器并行进位加法器特点例：四位并行进位加法器进位电路进位电路进位电路直接由输入数据产生各位所需进位信号，而与低位进位信号无关。进位电路例1：设计一位全减器，并利用全加器实现。全减器0000010100111001011101110011111001000011真值表如下：低位借位借位被减数减数差解：逻辑式为：和/差进位/借位全加器全减器全加器与全减器的比较：FA11由全加器实现的全减器电路“1”11111被减数减数借位差例2：利用四位全加器实现四位二进制数的减法运算。{end}10.2.4数值比较器两个一位二进制数与的比较真值表00011011010001100010一位比较器一位数值比较器：逻辑表达式：逻辑图11&&&&≥1数值比较器的功能---比较两个不带符号的数码大小二位二进制数、的比较：真值表输入输出100001100001010

当进行比较的两个数多于一位时，一般采用“以高位比较为主”的原则逻辑表达式逻辑图一位比较器一位比较器≥1&&&≥1A3B3

4位比较器YA>BYA<BYA=BA>BA<BA=B4位集成比较器74LS85A2A1A0B2B1B0比较输入级联输入{end}10.2.5数据选择器（Multiplexer)又称多路转换器或多路开关。----从多路输入数字信号选择一个需要的信号输出。数据选择器的功能:结构示意图数据选择器(mux)数据输入地址输入功能示意图输出m与n的关系如何？数据选择器（2）4选1数据选择器≥1&&&&11111逻辑图具有标准“与或”表达式的形式提供了地址变量的全部最小项功能表输入输出1××0000011011当

时当

时74LS15174LS1518选1数据选择器逻辑符号当

时使能控制端，低电平有效逻辑关系74LS151双4选1数据选择器逻辑符号功能表74LS1511ST1D01D11D21D32D02D12D22D32ST输入1×

×

000001010011输出01ST/2ST1D0(2D0)1D1(2D1)1D2(2D2)1D3(2D3)1地址输入输出00

0

000

1

01

0

01

1

10

0

10

1

11

0

11

1

0000074LS1511ST1D01D11D21D32D02D12D22D32ST≥1可将一片74LS151联接成8选1数据选择器D0(1D0)D1(1D1)D7(2D3)D2(1D2)D4(2D0)D5(2D1)D6(2D2)00D3(1D3)

例：在如图所示电路中，74LS580为双4选1数据选择器，试分析电路的功能。74LS5801“1”

解：

由4选1的逻辑功能，有：

由电路结构，有：代入ABCEF

0000001101010110100110101100111100010111一位全加器

由表达式，列出真值表：实现什么功能？利用数据选择器实现逻辑函数例1：用八选一数据选择器74LS151实现函数解：74LS151逻辑符号如图所示74LS151其输出为：令则：74LS