第52章稳定性和防干扰问题

第6章稳定性和防干扰问题6.1

电磁干扰的防治措施串扰问题接地保护措施6.2

软件防干扰措施看门狗定时器

11、电磁干扰的防治措施

1）常见的电磁干扰的来源射频干扰静电放电电力干扰自兼容性时钟电路产生宽频谱的射频辐射无线电广播电子元器件的位置影响系统的电磁兼容性设计不佳，完成质量不高，电缆与接头的接地不良。错误的PCB布局，包括：时钟和周期信号走线设定；PCB的分层排列及信号布线层的设置；对于带有高频RF能量分布成分的选择；共模与差模滤波；接地环路；旁路和去耦不足。2

2）元件与电磁兼容分布参数一个印刷线路板上的过孔大约引起0.6pF的电容。一个集成电路本身的封装材料引入2~10pF的分布电容。一个线路板上的接插件有5~20nH的分布电感。一个双列直插的24引脚集成电路插座，引入4～18nH的分布电感。所有电子元件的引脚都存在引线电感。电路板的过孔也增加电感值。当在其附近有信号走线时，在器件接地管脚和系统接地板之间，将出现阻抗失配。当存在走线阻抗失配时，导致射频电流。因此，必须设计去耦电容使引线长度电感最小化，包括过孔电感和器件引线电感。3

噪声耦合路径43）采用防治的技术屏蔽衬垫接地滤波去耦适当布局和布线绝缘与分离电路阻抗匹配控制I/O内部互连接设计元件包内部的PCB抑制技术54）消除地电位跳跃地电位跳跃：地电位不均匀措施：降低芯片内部的输出转换时间芯片内部使用多条内部接地线PCB板设计接地平面负载控制减小负载电容，增加电阻。布线要最大程度地减小PCB布线时电源和接地的电感，而不仅仅是输出信号线路的电感。元件封装使用接地参考引线在器件中心（4nH）的器件来代替接地参考引线在拐角处（15nH）的器件。由于这一原因，表面贴装器件要优于通孔器件。65）时钟源的电源滤波时钟源概述一种是直接的时钟频率提供给处理器；另一种是倍频方案，即振荡器产生的低频时钟，加到处理器的时钟输入引脚上，处理器的内部有锁相倍频电路。影响时钟源因素电源抖动时钟抖动解决方案：电源滤波设计滤波电路的原则必须将滤波器尽可能地靠近振荡器的电源输入引线，以最大程度地减小射频环路电流。使用表面安装器件要比使用通孔器件好，因为前者元件中的引线电感要小。76）集成电路的辐射考虑降低元件辐射的措施PCB设计上的考虑保持较短的引线长度（减小输出回路的面积）。使时钟信号远离I/O电路和线路（防止耦合）。通过串联阻抗（电阻器或铁氧体磁环）提高时钟线路的输出阻抗。元件设计和制造的考虑87）元件的布局和布线98）旁路和退耦旁路和退耦旁路和去耦可防止能量从一个电路传到另一个电路，例如用于隔离级联电路的前后级、电路的反馈等，进而提高电路的信号传输的质量。去耦电容通常安装在数字器件的电源引脚附近旁路通常指的是把电路中的某一部分的交流信号接到地上10

电源和接地层的物理关系产生了一个大的去耦电容器考虑这种自带的电容器的自谐振问题，许多多层PCB板的自谐振频率通常在200~400MHz解决方案并联电容器指的是多个（通常是两个）数值相差比较大的电容器并联在一起，作为去耦和旁路作用。例如0.01μF与100pF的电容并联使用。1.在电路板上安装具有不同自谐振频率的附加去耦电容，这样可避免发生与PCB板电源和接地层的尖峰共振。2.改变这两个层间的空间距离，从而改变了电容的值，也改变了它的自谐振频率。但是，使用这种技术的一个不利之处在于信号布线层的阻抗也要改变。使用原则并联的两个电容器分别联在两个电源引脚上。两个电容器的电容值要相差100倍。11去耦电容参数的选择一般地，去耦电容值的选用并不严格，可按C×F＝l选用，10MHz取0.1μF；100MHz取0.01μF；对由微控制器构成的系统，取0.1—0.0lμf之间都可以。129）安装电源板的安装4层板，中间2层：电源和地；上下两层是信号层多层板：多种方法设备的接地机壳地与电源地之间通过电容相连去耦电容的安装减少引线的长度电容结构考虑：尽量使用改进的平面结构的电容器安装位置考虑13大电容的放置位置作用能量储存，为电路提供稳定的电压和电流大电容的使用在每两个LSI和VLSI器件之间要放一个大电容。电源与PCB的接口处。自适应卡、外围设备和子电路I/O接口与电源终端连接处。功率损耗电路和元器件的附近。输入电压连接器的最远位置。远离直流电压输入连接器的高密元件布置。时钟产生电路和脉动敏感器件附近。在存储器附近安装大电容。因为存储器工作和待机时电流变化非常大。为多管脚的VLSI安装大电容。142、串扰问题1）概念串扰是指走线、导线、走线和导线、电缆束、元件及任意其它易受电磁场干扰的电子元件之间的不希望有的电磁耦合。串扰是由网络中的电流和电压产生的，有些类似于天线耦合。2）串扰的耦合方式电容耦合电容耦合通常是因为走线之间存在分布电容。电容耦合是走线与信号交叠区域之间距离间隔的直接函数。电感串扰电感串扰指的是物理位置很接近的走线，它们之间通过磁场能量（磁通量）相互干扰。电路中源与受干扰走线间阻抗越大产生的串扰电平越高。153）反射和衰减振荡现象阻抗不连续的情形走线宽度的变化网络终端的不匹配缺少终端T型接线器或二分支走线布线层间的导孔变化的负载和逻辑器件大电源平面不连续转换连接器走线阻抗的变化16

信号失真的鉴定17

走线上的过冲振荡18

4）减少串扰的设计技术根据功能分类逻辑器件系列，保持总线结构被严格控制。尽量减少元器件之间的物理距离。减少并行布线走线的长度。元件要远离I/O互连接口及其它易受数据干扰及耦合影响的区域。对阻抗受控走线或频谱能量丰富的走线提供正确的终端匹配。避免互相平行的走线布线，提供走线间足够的间隔以最小化电感耦合。通过增加信号线之间的距离，可以减少串扰。如走线间距离间隔（走线中心间的距离）必须是单一走线宽度的三倍；或两个走线间的距离间隔必须大于单一走线宽度的二倍。19

相邻层（微带或带状线）上的布线要互相垂直。以防止层间的电容耦合。降低信号到地的参考距离间隔。降低走线阻抗和信号驱动电平。隔离布线层，布线层必须在实心平面结构下按相同轴线布线（典型的是背板层叠设计）。在PCB层叠设计中把高噪声发射体（时钟、I/O、高速互连等）分割或隔离在不同的布线层上。20

5）设计PCB走线时的原则：走线尽量使用直线，可以使走线阻抗匹配。使用尽量少的过孔，走线转换层面时，尽量在元件引脚处进行。走线尽量短。理想情况下，走线阻抗误差应保持在±10％以内。在某些情况下，在对性能进行仔细的论述后，±20％~30％误差也可能被接受。213、接地问题1）信号电压参考地单点接地技术串联接地并联接地多点接地技术混合接地22

2）单点接地的应用单点接地技术常见于音频电路、模拟设备、工频及直流电源系统，还有塑料封装的产品。虽然单点接地技术通常在低频采用，但有时它也应用于高频电路或系统中。单点接地小结（1）一般适用于低频应用（工作频率低于1MHz）和直流应用。（2）设计时需要考虑分布电感和分布电容的存在，这些分布参数可能产生谐振。（3）存在辐射耦合、串扰等问题。（4）接地线上存在直流压降，因此大功率应用需要考虑。23

单点接地技术24

3）多点接地的原则

-到接地平面的接地线尽量短，以使引线电感最小化，如在甚高频电路中，引线长度小于1英寸。使两个接地引线之间的物理距离不能超过被接地的电路部分中的最高频率信号波长的1/20。在甚高频电路中，元件接地引线的长度要尽可能短。4）数字电路的接地采用多点接地技术特别是高速数字电路25

输入/输出连接器的设置从PCB的接地板到输入/输出支架之间必须提供多点接地连接避免接地环路26BGA器件的出现器件引脚数越来越多带来的问题。BGA，种球栅陈列（Ball-GridArray）封装，它出现于20世纪90年代初。27BGA器件的特点BGA器件的优点管脚密度大：相对于同样尺寸的QFP器件，BGA能够提供多至几倍的引脚数。BGA器件缺点几乎不能手工焊接。焊球在芯片的下面，焊接完成之后很难去判断其焊接质量。一旦发现焊接问题，重焊过程复杂。在调试阶段，几乎无法飞线。28BGA器件的布线问题中、大管脚间距BGA器件小管脚间距BGA器件主要取决于生产工艺。多个BGA器件的布局问题注意：所有BGA器件要在板的同一面。第一版硬件设计、布线时需要注意的问题电源和地管脚一定不要搞错。所有信号都引出，以便飞线。294层电路板的分层问题器件密度较高SIGGND(PWR)优质布线层PWR(GND)（优质布线层）SIGSI性能好，EMI不很好器件密度较低或者芯片周围有足够面积覆铜GNDSIG(PWR)优质布线层SIG(PWR)优质布线层GNDSI、EMI都较好原则：地越多越好，信号离地越近越好306层电路板的分层问题器件密度较高SIGGNDSIGPWRGNDSIG器件密度较低GNDSIGGNDPWRSIGGND318层电路板的分层问题Signal1Power1>---Signal1|Ground2<---Power2Signal3Ground2Signal4328层电路板的分层问题Signal1Ground2Signal2Power1Ground2Signal3Ground3Signal433电源层和地层的注意事项绝对不要破坏地平面，即不要在底层内走信号电源层可以走少量信号，以不影响电源走线为准电源层分区注意镜像原则34高速信号的处理SDRAM尽量等长，尽量短、粗LCD多混入地信号35以太网和USB接口需要考虑的问题尽量使用4层板或以上模拟差分信号走线要平行、紧靠，尽量粗、少打孔如果可能，以太网部分尽量使用集成变压器的RJ45插座36音频接口的处理尽量使用4层板或以上模拟和数字信号尽量远离注意模拟和数字地的处理374、保护措施1）选用EMC器件如TVS、TVP等。TVS是英文字transientvoltagesupervision的缩写，意为瞬变电压抑制器。TVS器件可以理解为一只高速的齐纳二极管，或是两只对顶的、中心极接地的齐纳二极管，接在电源线与地线之间，它平时不导通，当电源线上出现瞬间强干扰时，TVS器件快速导通，将强干扰信号短路掉。如果嵌入式系统是用于室外的，还要考虑防雷击问题，防雷击器件有压敏电阻、自恢复保险丝等。382）抑制噪声源能用低速芯片就不用高速的，高速芯片只用在关键地方。一片74HC04中有6个非门，如果时钟电路用了其中的2个，另外4个尽量用在不重要的地方，尤其不要用在I/O驱动上。可用串一个电阻的办法，降低控制电路沿上下跳变速率。尽量为继电器提供某种形式的阻尼。使用满足系统要求的最低频率时钟。时钟产生器尽量靠近用到该时钟的器件。石英晶体振荡器外壳要接地。尽量让时钟信号回路周围电场趋近于零。用地线将时钟区圈起来，时钟线要尽量短，不要引得到处都是。I/O驱动电路尽量靠近印制板边，让它尽快离开印制板。对进入印制板的信号要加滤波。从高噪声区来的信号也要加滤波。闲置不用的门电路输入端不要悬空，闲置不用的运算放大器正输入端要接地，负输入端接输出端。使用45°折线而不要用90°折线布线，以减小高频信号对外的发射。393）减少噪声的耦合在印刷线路板上按频率和电流开关特性分区，噪声元件与非噪声元件要离得远一些。对特殊高速逻辑电路部分用地线圈起来。I/O片子靠近印刷线路板边，靠近引出插头。经济条件允许的话用多层板，以减小电源、地的寄生电感。单面板或双面板用单点接电源和单点接地。电源线、地线尽量粗。时钟、总线、片选信号要远离I/O线和接插件。模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟线。对A/D类器件，数字部分与模拟部分宁可绕一下也不要交叉。时钟线垂直于I/O线比平行于I/O线干扰小，时钟元件引脚远离I/O电缆。40

11）元件引脚要尽量短，去耦电容引脚要尽量短。12）关键的线要尽量粗，并在两边加上保护地。13）噪声敏感线不要与大电流、高速开关线平行。14）高速线要短要直。15）石英晶振下面和对噪声特别敏感的器件下面不要走线。16）敏感信号与噪声携带信号要通过一个接插件引出的话，例如用扁带电缆引出，要使用地线—信号线—地线的引出法。17）弱信号电路、低频电路周围地线不要形成环路。18）携带高噪声的引出线要绞起来，最好屏蔽起来。19）集成电路上该接电源、地的端都要接，不要悬空。414）减少噪声的接收任何信号都不要形成环路，如不可避免，让环路区尽量小。使用高频、低寄生电感的瓷片电容或多层陶瓷电容作去耦电容。每个集成电路加一个去耦电容。用大容量的钽电容或聚酯电容而不用电解电容作电路充放电储能电容。每个电解电容边上都要加一个小的高频旁路电容。需要时，线路中加铁氧体高频扼流环分离信号、噪声、电源、地。可能的话，加频率可选的带通滤波器。使用管状电容时，外壳要接地。处理器无用端要接高电平、接地，或定义成输出端。A/D参考电平要加去耦电容，用串联终端电阻的方法减小信号传输中的反射。尽量不用IC插座，而是将集成电路，特别是高性能的模拟电路器件和数字、模拟混合的集成电路直接焊在印刷线路板上。426.2

软件防干扰措施

1、看门狗定时器看门狗电路可根据程序在运行指定时间间隔是否进行相应的操作来判断程序运行是