计算机组成原理实验指导书

计算机组成原理

实验指导书

计算机组成原理课题组

南通大学计算机科学与技术学院

二零一一年九月

目录

第一部分QuartusII的操作1

第1章QuartusII简介1

1.1QuartusII软件1

1.2QuartusII软件的设计流程1

1.3QuartusII软件的用户界面3

第2章QuartusII2.1的安装6

2.1安装软件6

2.2安装license6

第3章QuartusII2.1的使用8

3.1图形用户界面8

3.2设计模式8

3.3设计步骤8

3.3原理图设计与编译9

3.4创建向量波形文件16

第4章设计结果下载21

4.1安装下载电缆驱动程序21

4.2器件的选择与引脚的锁定与下载28

4.3实验箱的设置与I/O引脚31

第二部分课程实验46

实验1QuartusH的使用46

实验2运算器组成实验47

实验3半导体存储器原理实验49

实验4简单数据通路的组成与故障分析实验51

第三部分课程设计53

附录57

-1-

第一部分QuartusII的操作

第1章QuartusII简介

1.1QuartusII软件

QuartusII软件是Altera公司的综合开发工具，它集成了Altera的FPGA/CPLD（复杂可

编程逻辑器件ComplexProgrammableLogicDevice,CPLD/现场可编程器件Field

ProgrammableGateArray,FPGA）开发流程中所涉及的所有工具和第三方接口。通过使用此

综合开发工具，设计者可以创建、组织和管理自己的设计。

QuartusII为电路设计者提供了完整的多平台设计环境，它可以满足众多特定设计的需

要。QuartusII拥有CPLD/FPGA各个开发阶段对应的开发工具，设计者通过它的集成开发

环境可一次性完成整体应用的开发。

1.2QuartusII软件的设计流程

QuartusII软件为设计流程的每个阶段提供QuartusH图形用户界面、EDA工具界面以

及命令行界面。用户可以在整个流程中只使用这些界面中的一个，也可以在设计流程的不同

阶段使用不同界面。下图1-1所示是利用QuartusII完成应用开发的流程。

1.设计输入

设计输入是CPLD/FPGA开发阶段的第一步.它完成了器件的硬件描述。QuartusII提

供了以下多种设计输入的工具。

・文本编辑器

利用该工具完成硬件描述语言程序文件的编写、修改与保存。

•块与符号编辑器

该工具用于查看和编辑代表宏功能、宏功能模块、基本单元或设计文件的预定义符号。

-1-

•MegaWizard插件管理器

QuartusII提供了许多Altera公司的宏功能模块，可以在设计文件中与门和触发器等基本

单元一起使用。利用MegaWizard插件管理器可将这些功能强大的宏功能模块插入到设计中。

•约束编辑器

利用该工具可为设计指定初始约束条件，例如引脚分配、器件选项、逻辑选项和时序等

约束条件。

•布局图编辑器

利用该工具可以查看上一次编译期间执行的资源分配和布线结果（该结果是只读的，不可

通过编辑器更改）。绝大多数的设计者往往只会使用到前3种设计输入工具，约束编辑器只

在特定环境下（如需要对器件编译或编程进行必要条件约束时）才会用到，而布局图编辑器是

提供接近物理器件内部布线编程的工具，很少会被设计者使用。

2.综合

QuartusII提供了如下综合工具：

•分析和综合器

该工具调用了QuartusII的内置综合器，它支持最新版本的Verilog和VHDL,并最终生

成EDIF网表文件（.edf）或VQM文件（.vqm）。

•辅助工具

QuartusII在设计综合期间提供了辅助工具，用于检查设计的可靠性。

•RTL查看器

利用该工具可查看硬件描述最终的综合结果，并给出形象的电路元器件图表。

3.布局连线

布局连线是将设计综合后的网表文件映射到实体器件的过程。该过程包括：将设计工程

的逻辑和时序要求与器件的可用资源相匹配；将每个逻辑功能分配给最好的逻辑单元位置，

进行布线和时序分析；选择相应的互连路径和引脚分配。QuartusH提供了以下丰富的布局

连线工具。

・Fitter工具

如果设计者利用约束编辑器指定了编译约束条件，那么Fitter工具试图将设计约束与器

件上的资源相匹配，并努力满足约束条件，然后试图优化设计中的其余逻辑。如果设计者未

指定任何约束条件，那么Fitter工具将自动优化设计。

•约束编辑器

利用该工具可为设计指定初始约束条件，例如引脚分配、器件选项、逻辑选项和时序等

约束条件。

•布局图编辑器

利用该工具可以查看上一次编译期间执行的资源分配和布线结果（该结果是只读的，不可

通过编辑器进行更改）.

・芯片编辑器

利用该工具可以显示芯片内部完整的布线信息，显示每个器件资源之间的所有可能和使

用的布线路径。

•增量布局连线工具

如果设计者所做的更改仅影响少数节点，可利用该工具避免运行全编译。QuartusII的增

量布局连线工具将尽量保留以前编译的布局连线结果，以较快的速度完成新的编译。

在布局连线过程中，设计者还会遇到“整体设计工程更改管理''的情况，这种工程更改管

理是指在完成全编译之后，使用芯片编辑器查看设计布局布线详细信息，并确定要更改的资

源，从而避免了过多地修改设计源文件或QuartusII设置。

4.时序分析

QuartusII提供了专用的时序分析器，可用于分析设计中的所有逻辑，并有助于指导Fitter

工具达到设计的时序要求。时序分析的结果包括fMAX（最大频率）、tsu（时钟建立时间）、tH（时

钟保持时间）、tc。（时钟至输出延时）、tpD（引脚至引脚延时）、最小tco和最短tpD。

5.仿真

QuartusII提供了功能仿真和时序仿真两种仿真工具，其功能十分强大。设计者视所需的

信息类型而定，可以进行功能仿真以测试设计的逻辑功能，也可以进行时序仿真，在目标器

-2-

件中测试设计的逻辑功能和最坏情况下的时序。在时序仿真过程中，QuartusII可根据设计

者提供的向量波形文件(.vwf)、间量表输出文件(.tbl)、向量文件(.vec)和仿真基准文件(.tbl)

格式的波形文件进行仿真，输出仿真波形。除此之外，QuartusH还可以估计在时序仿真期

间当前设计所消耗的功率。

6.器件编程与配置

QuartusII编译成功后，设计者就可以对器件进行编程或配置了。器件编程器使用编译过

程中的Assembler工具生成的POF和SOF文件对器件进行编程，其编程模式有4种。

•被动串行模式：该模式可实现对多个器件进行编程。

•JTAG模式：该模式也可实现对多个器件进行编程。

•主动串行编程模式：该模式可实现对单个串行配置器件进行编程。

•插座内编程模式：该模式可实现对单个CPLD或配置器件进行编程。

1.3QuartusII软件的用户界面

QuartusII软件启动后的主界面如图1-2所示，由标题栏、菜单栏、工具栏、资源管理窗、

编译状态显示窗、信息显示窗和工程工作区等部分组成.

图1-2QuartusII软件主界面

下面分别介绍各个部分的作用和使用方法。

1.标题栏

标题栏显示当前工程的路径和程序的名称。

2.菜单栏

菜单栏主要由文件(File)、视图(View)、工程(Project)、操作(Processing)、资源分

配(Assignments)调试(Debug)、工具(Tools)、窗口(Window)和帮助(Help)等下拉

菜单组成。其中工程(Project)、资源分配(Assignments)＞操作(Processing)、工具(Tools)

集中了QuartusII软件较为核心的全部操作命令，下面分别介绍。

(1)Project菜单

该菜单项主要完成对工程的一些操作。

•[Add/RemoveFilesinProject]：添加或新建某种资源文件。

・[Revisions]：创建或删除工程，在其弹出的窗口中单击“Create...”按钮创建一个新的

-3-

工程；或者在创建好的几个工程中选中一个，单击“SetCurrent”按钮，就把选中的工程

设置为当前工程。

•[ArchiveProject)：为工程归档或备份。

•[GenerateTelFileforProject)：产生工程的Tel脚本文件，选择好要生成的文件名以

及路径后，单击0K按钮即可。如果选中了“Opengeneratedfile”则会在工程工作区打开

该Tel文件。

•[GenerateTelFileforProject]：产生功率估计文件。

•[HardCopyUtilities]：跟HardCopy器件相关的功能。

•[Locate]：将AssignmentEditor中的节点或原代码中的信号在TimingClosure

Floorplan编译后布局布线图，ChipEditor或原文件中定位其位置。

•【Hierarchy]：打开工程工作区显示的源文件的上一层或下一层的源文件以及顶层文

件。

(2)Assignments菜单

该菜单项的主要功能是对工程的参数进行配置，如管脚分配、时序约束、参数设置等。

•[Device]：是指目标器件型号。

•[AssignPins]：打开分配管脚对话框，给设计的信号分配10管脚。

•[TimingSettings]：打开时序约束对话框。

・[EDAToolSettings]：设置EDA工具，如Synpli®等。

•【Settings]：打开参数设置页面，可以切换到使用QuartusII软件开发流程的每个步

骤所需的参数设置页面。

•[Wizard]：启动时序约束设置、编译参数设置、仿真参数设置、SoftwareBuild参数

设置。

•[AssignmentEditor]：分配编辑器，用于分配管脚、设定管脚电平标准、设定时序约

束等。

•[RemoveAssignments]：用户可以使用它删除设定的类型的分配，如管脚分配、时序

分配、SignalProbe信号分配等。

•[DemoteAssignments)：允许用户降级使用当前较不严格的约束，使编辑器更高效地

编译分配和约束等。

•[Back-AnnotateAssignments]：允许用户在工程中反标管脚、逻辑单元、LogicLock

区域、节点、布线分配等。

•[ImportAssignments]：给当前工程导入分配文件。

•[TimingClosureFoorplan]：启动时序收敛平面布局规划器。

•[LogicLockRegion]：允许用户查看，创建和编辑LogicLock区域约束以及导入导出

LogicLock区域约束文件。

(3)processing菜单

该菜单项包含了对当前工程执行各种设计流程，如开始综合、开始布局布线、开始时序

分析等。

(4)Tools菜单

该菜单项调用QuartusII软件中集成的一些工具，如MegaWizardPlug-Inmanager(用于生

成IP和宏功能模块)，ChipEditor、RTLViewer,Programmer等工具。

3.工具栏

工具栏中包含了常用命令的快捷图标。将鼠标移到相应图标时，在鼠标下方出现此图标

对应的含义，而且每种图标在菜单栏均能找到相应的命令菜单。用户可以根据需要将自己常

用的功能定制为工具栏上的图标，方便在QuartusII软件中灵活快速地进行各种操作。

4.资源管理窗

资源管理窗用于显示当前工程中所有相关的资源文件。资源管理窗左下脚有三个标签，

分别是结构层次(Hierarchy),文件(Files)和设计单元(DesignUnits)<,结构层次窗口在工

程编译之前只显示了顶层模块名，工程编译了一次后，此窗口按层次列出了工程中所有的模

块，并列出了每个原文件所有资源的具体情况。顶层可以是用户产生的文本文件，也可以是

图形编辑文件。文件窗口列出了工程编译后的所有文件，文件类型有设计器件文件(Design

DeviceFiles)>软件文件(SoftwareFiles)和其他文件(OtherFiles).设计单元窗口列出了工

-4-

程编译后的所有单元，如AHDL单元，Verilog单元，VHDL单元等，一个设计器件文件对

应生成一个设计单元，参数定义文件没有对应设计单元.

5.工程工作区

器件设置、定时约束设置、底层编辑器和编译报告等均显示在工程工作区中，当Quartus

II实现不同功能时此区域将打开相应的操作窗口，显示不同的内容，进行不同的操作。

6.编译状态显示窗

编译状态显示窗主要时显示模块综合、布局布线过程及时间。模块（Module）列出工程

模块，过程（Process）显示综合、布局布线进度条，时间（Time）表示综合、布局布线所

耗费时间。

7.信息显示窗

信息显示窗显示QuartusH软件综合、布局布线过程中的信息，如开始综合时调用源文

件、库文件、综合布局布线过程中的定时、告警、错误等，如果是告警和错误，则会给出具

体的引起告警和错误原因，方便设计者查找及修改错误。

-5-

第2章QuartusII2.1的安装

2.1安装软件

1.将安装光盘插入CD-ROM,系统自动运行安装向导，点击“InstallQuartusIISoftware5,按

钮，启动安装程序（或者用户直接运行光盘Quartus目录下的Setup.exe文件，启动安装程

序）。

2.根据安装提示，选择适当的安装选项，点击Next按钮，逐步完成QuartusII2.1的安装。

安装路径建议使用默认路径，确保有足够的硬盘空间即可。

3.当系统完成相关文档的复制后，点击Finish按钮，即可安装结束。此时，Windows开

始菜单程序组中会出现QuartusII2.1项目菜单。

2.2安装license

1.将光盘下的quartus_crack文件夹复制到硬盘上；

2.进入Windows命令提示符（开始菜单一〉程序一〉附件一〉命令提示符），并进入

quartus_crack文件夹；

3.输入ipconfig-all找到本机的物理地址，记录备用，如图2・1所示；

3.用记事本打开AlteraLsrc修改其中的HOSTID为本机物理地址（去掉横线，如

00055D0787F2）；

4.在dos提示符下输入“altcrypt-ialteraLSrc-o存放目录/license.dat"，即在存放目

录中生成license.dat文件（如：c:\quartus_crack>altcrypt-ialteral.src-oc:\quartus_crack

Zlicense.dat）；

图2-1本机IP地址及MAC地址获取命令示意图

5.将生成的license文件保存到适当文件夹中（推荐Quartus安装目录的bin文件夹下）；

6.运行quartusII,点击tools菜单下的licensesetup,进行license关联，检查license是否

安装正确，如图2・2所示。至此，你的quartusII已经可以正常使用了。

-6-

Options

Category:

General

LicenseSetup

Programmer

Processing

EDAToolOptions

InternetConnectivity

-Block/SymbolEditor

General

Colors

Fonts

-FloorplanEditor

General

Colors

Fonts

-MemoryEditor

General

Fonts

-TextEditor

General

Colors

Fonts

-WaveformEditor

General

View

Colors

图2-2licensesetup界面

-7-

第3章QuartusII2.1的使用

3.1图形用户界面

QuartusII的图形用户界面可分为四个部分：工具栏、文件管理器、编辑区及调试信息区,

如下图3-1所示：

考QuartusII

FifeViewR-ojectProcesangToolsWindowHelp

[,刊习如”「三l|圆|________________________________

ForHe0pressFl|Ccopiler1dle

图3-1QuartusII的图形用户界面

3.2设计模式

QuartusII共分三种设计模式：CompileMode（编译模式）、SimulateMode（仿真模式）、

SoftwareMode（软件模式）。图3-2表示了主界面上三种模式的指示图标。在不同的操作步

骤中，使用不同的设计模式。

图3-2三种模式的指示图标

3.3设计步骤

1.新建项目

首先新建一个项目来管理所要新建的各种文件，方法是：

在QuartusH环境下，打开菜单File,选择子菜单NewProjectWizard后，打开如下图3-3

所示窗口，按照向导窗口的提示，创建新项目。

-8-

图3-3新建项目窗口1

点击图3-3中的“Next”按钮，在下图3-4所示窗口中输入有关的路径名和项目名称后,

按下“Finish”按钮，即可完成新建项目的工作。

NewProjectWizard:Directory,Name,andTop-LevelEntity[page1of6]

Whatistheworkingdirectoryforthisproject?Thisdi[

containdesignfilesandotherrelatedfilesassociated新项目的保存路径

project.Ifyoutypeadirectorynamethatdoesnotexr

|C：\quartus\test

Whatisthenameofthisproject?Ifyouwish,youcan

theproject'stop-leveldesignentity.新项目的名称

|testl|

Whatisthenameofthe^op-leveldesignentityinyourproject?The

QuartusIIsoftwarewillautomaticallycreateCompilerandSimulator

inthiswizard.Afteryoucreateaproject,youcanaddmoretop-level

entitiesandcreateCompilerandSimulatorsettingsforthemwith

BackNextFinish取消

图3-4新建项目窗口2

3.3原理图设计与编译

原理图的设计与编译在CompileMode（编译模式）下进行。

3.3.1新建原理图文件

打开File菜单，选择New,出现如下图3-5所示“新建”窗口。

-9-

New

图3-5新建窗口

在图3-5所示的“DeviceDesignFiles"标签中,选择“BlockDiagram/SchematicFile”项,

按下“OK”按钮即可打开原理图编辑器（如图3-6所示），进行原理图的设计与编辑。

4'Quartusn-cz'xjuaflusYesttest1

BteEdtiflew&o)ectPtpcessmlns«tloot置mdcw

|0。”|金|乂cMl律蒙制*A3■函一—3出金$3"多等号倒#部第

CgpilaligHi.r*rehi・ii

http:〃www.altera,com

■gHiegyhes]图Fle5]dDeagnUet\j

\PH>»u切入Sytftro/

]|--l-__________________________________________

ForHelp,prestFl!%*■**|Ccapil«rIfle||际而'|

图3-6原理图编辑器

选择“Block&SymbolEditors”中的不同器件（如图3-7所示）,在编辑区中就可完成原理图

的设计编辑。

-10-

添加元器件可点击“Block&SymbolEditors”中元器件符号，或在编辑区的空白处双击鼠

标左键，出现“Symbol”对话框，在“Libraries”中选择所需元器件，或直接在“Name”文本框中

输入元器件名称，如74138（3-8译码器），点击“OK”按钮，将元器件拖放到编辑区中。

Symbol

Libraries：

穹

74112

穹

74112o

母

74113

母

74113o

母

74114

号

374116

74116©

号

74133

9-74134

号74135

号74135o

号74137

74138

55741aq

Name：打

(74138~

r~Repeat-insertmoi

I-Insertsymbolasb：

「LaunchMeg^WirardPlug-]

丛egaWizardPlug-InManager.|

QK[Cancel

图3-8Symbol对话框

按照设计需要，使用“单线连接线”或“总线连接线”将各器件的引脚连接起来。总线的命

名采用数组形式，如。ut[7..O],与总线相连的引脚也采用相同的数组形式命名；若需从总线

中引出单线时，须指出各单线对应的总线位号（双击线条即可命名）。（如图3-9所示）两根连

接线，若名称相同，亦表示两线为连通状态。（如图3-10所示）

图3-9连线示意图1

选择某一元器件，点击“元器件翻转工具“按钮，即可改变元器件引脚顺序及摆放方向（如

图3-11所示）。

-11-

i

74138""M3:8DECODER

YONNY7N

AY1NY6NG2BN

MNNNNNNNN

BY2NY5NG2AN

N图

CY3NY4NG1

M过

G1Y4NY3NCS1

N…

G2ANY5NY2NBS0

G2BNY6NNY1NA

Y7NMY0N।Y丫

3:8DECODER374138...

图3-11元器件翻转工具使用效果

3.3.2编译原理图

原理图设计完成后，在编译模式下，点击“A”按钮进行编译，编译无误将弹出编译成功

对话框；编译如有错误，请根据“调试信息”框中的错误提示修改原理图，直至编译通过。生

成成功后将弹出成功对话框。（如图3-12所示）

图3-1丁编译模式按钮及编译成功对话框

3.3.3生成自定义芯片

原理图编译通过后，可根据用户需要，设计生成自定义芯片。打开“Tools”菜单，选择“Creat

SymbolForCurrentFile”菜单项（如图3-13所示），就可生成自己定义的芯片，芯片的名称就

是编译通过的原理图的名称。用户即可在“Symbol”对话框“Libraries”文本框的“Project”菜单

下找到自己设计的芯片（如图3-14所示）。

-12-

图3-14自定义芯片选择界面

3.3.4存储器初始化

当设计中使用到存储器（RAM或ROM）时，一般需对存储器进行初始化设置，方法如

下：

1.打开“新建”窗口（如图3-15）,新建存储器初始化文件。在“OtherFiles”标签中选择

“MemoryInitializationFile”,按下"OK”按钮；

New

DeviceDesignFiles|SoftwareFilesOtherFiles

AKDLIncludeFile

BlockSymbolFile

ChainDescriptionFile

HexadecimalQntel-Format)File

MemoryInitializationFile

SignalTapIIFile

TelScriptFile

TextFile

VectorWaveformFile

OK|Cancel

图3-15存储器初始化文件新建对话框

2.设置存储器的存储单元个数和字长（每个单元保存二进制的位数），设置完成后，按

下“OK”按钮（如图3-16）；

-13-

图3-16存储器容量及字长设定对话框

3.存储单元初始化

在存储器初始化文件中，对各个存储单元进行初始化，存储单元保存内容默认为无符号

十进制数。存储单元地址由横坐标和纵坐标组成，纵坐标为每行的起始地址，横坐标为每个

我们也可以改变存储单元及其地址的默认进制，在坐标处单击鼠标右键进行设置（如图

3-18）；

图3-18存储单元内容及地址进制值设定对话框

对存储器初始化完成后，以后缀名.mif保存初始化文件。

4.存储器元件与存储器初始化文件的关联

在原理设计图中添加存储器芯片，弹出存储器设置对话框，对存储器进行相关设置后，

就可完成存储器与存储器初始化文件的关联。

添加存储器芯片的步骤如下：

在“Symbol”对话框（如图3-19）的“Libraries"—"megafunctions"—"storage”中根据需要选择

-14-

所需存储器芯片。

图3-19Symbol对话框

对存储器的设置的步骤如下：

（1）指定存储器芯片名称

如图3-20所示，可在对话框的名字文本框中输入或选择存储器芯片的名称。

图3-20存储器芯片名称指定界面

（2）设置存储器字长与容量

点击图3-20所示界面上的“Next”按钮，就可进入设置存储器芯片的输出数据线宽度和存

储器的地址线宽度界面（如图3-21所示）.

（3）设置存储器芯片端口

在图3-21界面上，点击“Next”按钮，就进入设置存储器芯片的端口的界面（如图3-22

所示），确定是否需要输入、输出时钟信号；

（4）设定存储器芯片与存储器初始化文件相关联

在图3-22界面上，点击“Next”按钮，就进入，将存储器芯片和存储器初始化文件进行关

联（如图3-23所示）后，点击“Next”按钮，进入完成设置界面。在该界面下，按“Finish”按

钮完成存储器设置。

-15-

最后，在原理图的适当位置，放置设置好的存储器芯片，就完成了存储器的设计。

图3-21存储器字长与容量的设定界面

图3-22存储器芯片端口设定界面

图3-23存储器芯片与初始化文件关联界面

3.4创建向量波形文件

当原理图编译完成后，需要新建波形文件，以便利用波形文件对前面完成的设计进行仿

真分析。本过程需要在SimulateMode（仿真模式）下进行。

打开“新建”窗口，在"OtherFiles”标签中选择“VectorwaveformFile”（如图3-24所示），

按下“0K”按钮，即可新建一个波形文件。

-16-

图3-24波形文件新建界面

波形文件编辑界面如下图3-25所示，分为两个区域，左侧为节点编辑区，右侧为波形仿

真区；

图3-25波形文件新建界面

在左侧节点编辑区的空白处双击鼠标左键，弹出“节点/总线插入”对话框（如图3-26所

示），添加输入、输出节点；

图3-26节点/总线插入界面

点击图3-26中的“NodeFinder”按钮，将弹出“NodeFinder”窗口，如图3-27所示。在该

界面“Filter”下拉菜单中选择“Pins：all”，点击“Start”按钮后，在窗口的左半边的“NodeFinder”

-17-

列表框中，将显示原理图中所有的输入、输出节点，可从中选择你所需要的节点，添加到右

侧的“SelectedNodes”列表框中（如图3-28所示）。被选中的节点信号将作为波形文件的输

入输出信号。点击“OK”按钮，即可回到波形文件编辑界面（如图3-29所示）。

接下来，可在波形文件编辑界面右侧的波形仿真区中，按周期设置输入节点信号的初始

值（周期长度可在菜单Time-GridSize中设置，如图3-30所示）。设置初值的方法是：按

住鼠标左键，选中某节点信号的某个周期，从“波形编辑器”中选择适当的值，即可完成初始

值的设定，如图3-31所示。设定完毕，就可以单击运行仿真按钮（如图3-33所示）进行波

形仿真，分析输入输出波形了。仿真的结果如图3-32所示。

NodeFinder

|*与£ilt<Pins:Msi^ntd二］£usto»i:•.Jsy|

Pins：assigned

厂IncludesubentitA

Found：Pins：virtual

IAssianmRegisterspr«-synthesis|Assignments|「

Registers：post-fitting

DesignEntry(allnanes)

Post-Compilation

SignalTapU

q

>>J

_d

Jd

图3-27"NodeFinder”窗□界面

NndeFinder

图3-28''SelectedNodes”窗口界面

图3-29波形文件编辑界面

-18-

GridSize

OuartusIIcfquartuslestltestl[Waveform1*J

TJT|RieEditWewProjectProcessingDebugInsertValueTimeToolsWndowHelp

电ng。的|0鹰拿值息["JtestiF|嗓金零谷》f号图|

|皮四豳is®百后蛰®啰畲；

MasterTimeBar11.65ns““Pointer，50psInterval:|-116nsStart50ns

tJSimdationHierarchiesTA

I+.testl

英R

o

波形编辑器1*猿

XXXXIXXiC

■

::二;茨:•:：？二二二"。0上不

鹿::停公：守不::停沱:彳C:'：E；。依:U

近

野

也

地

淤

I

X2

熊

豺

图3-31波形文件输入节点信号初始值的设定界面

i'OuartusII-c:Uiuartusdest1Hest1-|test1SimulationReport]

号日IeEdt妙ewSolosertVflk»Ti©eErojectPtocessingQebuoloote出MowH8>_fl1X

口卢印旬x船叫。。小？传旗簿洋县（-“同三］砥，♦«叶冬。等in破BI群I

叵由匾130再昌静。。那会

ASrrdatorRtSin»i»ld4ionWiwefcHms

传昌管LegalNc

HHast«rTinaBor：11.65ns«|“Pointw：8.5nsXntarval:|-3.15nsStart:End:

+昌一]Project•

英

-R«dts

0e^ffiSum

嫉昌国SM

M

^^>SinK

羔^*7Mes

Y

A国EBProc

s+^_]Rwdts

Z电

-

*庖

7独

艇

次

X2

廨

分

―UM

Module■•

Proc«ssingTotal

Initialization、

«jrii>

\Compile78iinulrtt/

图3-32波形仿真结果界面

由于仿真时默认采用Timing（时序）模式，因此输出波形中会出现延时或毛刺现象。

要解决这个问题，可以在菜单Processing—SimulatorSettings中将mode改为Functional

（功能）模式（如图3-34所示），重新仿真即可。修改模式后，仿真结果如图3-35所示,

延时和毛刺现象消失。

-19-

1SimulationReport]

ProjectIProcessingDebugToolsWindowHelp

博g®CompileMode

;二一鱼SinxjlateMode

。学工您SoftwareMode

Simulator

l囤Legal乂InitializeSimulationCtrl+K

OProjec►

RunSimulationCtrl+L

6Resdt.

叠霎I：

昌褰Sil.

SimulatorSettings...

至5i.

昌力附SimulatorSettingsWizard...

昌器火三

>C-1Result3

图3-33波形仿真参数设置界面

图3-34波形仿真模式设置界面

QuartusH-c:lquartus'test1Mest1-[testlS