多功能数字计时器设计报告

PAGEPAGE5电工电子综合实验报告题目：多功能数字计时器设计目录实验内容简介电路设计要求电路原理简介4.单元电路设计4.1秒信号发生电路4.2计时电路4.3开机清零电路4.4校分电路4.5报时电路5.总电路图6.附加电路--起停电路7.实验感想8.附录8.1元件清单8.2芯片引脚图和功能表9.参考文献1．实验内容简介本设计采用中小规模集成电路，要求设计一个数字计时器，可以CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300的电阻接地。三．开机清零电路该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能（异步清零）。4518清零端74161清零端四．校分电路当校分电路打到“正常”状态时，计数器正常计数；当开关打到“校分”状态时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。校分电路的工作原理是：当校分开关在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，与非门1被选通，与非门2被封锁，校分信号送至分计数器的时钟端。由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以对校分开关应加一个RS锁存器构成消颤开关。五．报时电路用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。具体设计过程如下：将各时刻各位对应的二进制码作如下图的比较：时间（DEC）分位（BIN）秒十位(BIN)秒个位（BIN）9:531001010100119:551001010101019:571001010101119:591001010110011．将秒个位的3（0011）、5（0101）、7（0111）取或，通过卡诺图的化简可得应该从秒个位取1Q1（1Q2+1Q3）2．将1中所得结果和分位的9（1001）与再和秒十位的5（0101）与，所得的结果和1KHz的信号与就可得到在9分53秒、9分553秒、9分57秒报出低音的驱动信号。3．将分位的9（1001）和秒十位的5（0101）与再和秒个位的9（1001）与再和2KHz的信号与就得到在9分59秒报出高音的驱动信号。4．将2和3中得到的信号取或，就可以得到最终的报时驱动信号。5．总电路图6．附加功能：起停原理及电路图自动起停就是在某一个设定时刻自动停止，在设定好的一定时间后，记时又自动重新开始，在此过程中无须人工干预。此次自动起停功能具体设计为：在7分39秒自动停止5秒后又重新开始计数。根据74161的功能表，当没到设定的停止时间时，～LOAD一直是“0”信号输入，使得在置数输入端预置的0111置数至端，由端与1Hz求与后输入秒个位的CP端，正常计数。直至7分57秒，“1”信号输入～LOAD，74161在1Hz的脉冲信号下，0111，1000，1001，1010，1011计数，端输出“0”信号，1Hz的信号无法进入秒个位的信号端，正好五秒的等待，端重新输出为“1”。完成自动起停功能。7．实验感想这种综合实验不同于书本知识的学习，不仅需要较强的相关专业知识，同时也需要较强的动手能力，前期也需要很多的准备工作。通过本次实验，我加深了对课本知识的理解，曾强了动手能力，最重要的是本次实验动手连接电路时，电路管脚较多，总体比较复杂，培养了我严谨的科学研究实验素养和坚韧耐心的品质。由于电路较复杂，总会有或多或少的小问题，需要静下心来慢慢分析来找出错误，如果急躁消极，泄了气，很难成功做完。综合实验，不像考试有正好的书本对照，从一开始器件的引脚图到整个电路的设计都需要自己一步一步去认真准备，一次实验做完受益匪浅。8.附录一．元件清单名称型号数量显示字共阴3译码器（驱动共阴）45113BCD码计数器45181四位二进制计数器741611分频器40601D触发器74741非门40691二入与非门74002四入与门74212二入或门74321晶振32768Hz1三极管（NPN）3DG61蜂鸣器1电容10p120p122uf1电阻3303470110k422M12各元件的引脚图及功能表引脚图：功能表：CC4511逻辑功能表输入输出DCBAgfedcba字符测灯０××××××１１１１１１１８灭零１０×０００００００００００消隐锁存１１１××××显示LE＝０→１时数据译码１１００００００１１１１１１０１１００００１００００１１０１１１０００１０１０１１０１１２１１０００１１１００１１１１３１１００１００１１００１１０４１１００１０１１１０１１０１５１１００１１０１１１１１００６１１００１１１００００１１１７１１０１０００１１１１１１１８１１０１００１１１００１１１９CC4518逻辑功能表输入输出CrCPEN清零1××0000计数0↑1BCD码加法记数保持0×0保持计数00↓BCD码加法记数保持01×保持74LS74逻辑功能表输入 输出CPＤ清零×０１×０１置“１”×１０×１０送“０”↑１１００１送“１”↑１１１１０保持０１１×保持不允许×００×不确定74LS161逻辑功能表输入输出CPDCBA清零×0×××××××00000送数↑10××dcbadcba0-1记数↑1111××××二进制加法记