冒险组合逻辑设计实践chenyu

classexersise

UsingKarnaughmaps,findaminimalsum-of-productsexpressionforeachofthefollowinglogicfunctionF.Indicatethedistinguished1-cellsineachmap.

F=

A,B,C,D(0,1,2,3,4,5,7,14,15)UsingKarnaughmaps,findaminimalsum-of-productsexpressionforeachofthefollowinglogicfunctionF.Indicatethedistinguished1-cellsineachmap.F=

A,B,C,D(0,1,2,3,4,5,7,14,15)1、填图2、圈组找奇异“1”单元

圈质主蕴含项

圈其它的13、读图CDAB00

01

11

1000011110111111111F(A,B,C,D)=A’·B’+A’·C’+A’·D+A·B·CUsingKarnaughmaps,findaminimalsum-of-productsexpressionforeachofthefollowinglogicfunctionF.Indicatethedistinguished1-cellsineachmap.F=

A,B,C,D(0,1,2,3,4,5,7,14,15)1、填图2、圈组找奇异“1”单元

圈质主蕴含项

圈其它的13、读图CDAB00

01

11

1000011110111111111F(A,B,C,D)=A’·B’+A’·C’+A’·D+A·B·CNotthedistinguished1-cells

Example1CDAB00

01

11

1000011110111111CDAB00

01

11

10000111101111GiventwoprimeimplicantsPandQinareducedmap,Pissaidtoeclipse(重叠)Q.(P220)(writtenPQ)ifPcoversatleastallthe1-cellscoveredbyQ.(P220)

XYZisasecondaryessentialprimeimplicant.XYZCDAB00

01

11

1000011110111111没有奇异“1”单元没有质主蕴含项CDAB00

01

11

1000011110111111Example21.PrimeImplicantTheorem:

Aminimalsumisasumofprimeimplicants.

2.Aminimalsumisnotthesumofalltheprime-implicants.

3.thesumofalltheprime-implicantsofalogicfunctioniscalledthecompletesum.4.4TimingHazards(定时冒险)

steady-statebehavior&stransientbehavior

稳态特性和瞬态特性(P224)Circuitdelayhazard（冒险）AA’AFFglitch尖峰A’Ahazard

issaidtoexistwhenacircuithasthepossibilityofproducingsuchaglitch.

4.4.1StaticHazards

静态冒险(P225)static-1hazard

静态-1型冒险static-0hazard

静态-0型冒险主要存在于“与－或”电路中AFAFSteady–stateis1.F=(A·A’)’=A+A’Steady–stateis0.F=(A+A’)’=A·A’主要存在于“或－与”电路中4.4.2FindingStaticHazardsUsingMaps

利用卡诺图发现静态冒险(P226)ZXY00011110011

11

1若卡诺图中，圈与圈之间有相切现象，则可能出现静态冒险。消除冒险的方法：引入额外项乘积项覆盖冒险的输入对。F=X·Z’+Y·Z+

X·Ystatic-1hazardExample

Indicatewhetherornotexistenceorofthestatichazardsoccurs?ZXY00011110011

11

1ZXY00011110011

11

1Eliminatethehazart

补充：竞争－冒险（清华教材）1&AAY1≥11AY2AAY1Y2竞争：门电路两个输入信号同时向相反的逻辑电平跳变。若后继负载电路是一个对脉冲敏感的电路，这种尖峰脉冲可能使负债电路发生误动作。竞争－冒险：由于竞争而在电路输出端可能产生尖峰脉冲检查竞争－冒险现象的方法

只要输出端的逻辑函数在一定条件下能简化成Y=A+AY=A·A或则可判定存在竞争—冒险如：Y=AB+AC当

B=C=1时，Y=A+A，存在竞争—冒险又如：Y=(A+B)(B+C)当A=C=0时，Y=B·B，存在竞争—冒险

采用计算机辅助分析手段

用实验来检查电路输出端是否产生尖峰脉冲消除竞争－冒险现象的方法

接入滤波电容尖峰脉冲一般都很窄，输出端并接一个很小的滤波电容，足以将其幅度削弱到门电路的阈值电压以下。增加了输出电压波形的上升时间和下降时间，使波形变坏不是一个好办法1&AAY1Cf消除竞争－冒险现象的方法

引入选通脉冲

修改逻辑设计Y=AB+AC=AB+AC+BC增加冗余项消除冒险（可以利用卡诺图）1&AAY1PAAY1P第四章小结4.1开关代数公理、定理摩根定理对偶、反演逻辑函数的标准表示法真值表积之和、和之积标准项n变量最小项（最大项）4.2组合电路分析4.3组合电路综合4.5定时冒险

Chapter6

CombinationalLogicDesignPractices

组合逻辑设计实践Wewillstuday…….6.16.26.46.56.66.76.86.96.10CombinationalLogicDesign

6.1DocumentationStandards

Documentation(文档)：(P343)1、ciruitspecification：线路的详细说明。2、blockdiagram：方框图.系统的主要功能模块及其基本互连的非正式图示说明。3、schematicdiagram：原理图.4.billofmaterials(BOM)：材料清单。5、timingdiagram：定时图(波形图)，输入、输出等波形的时间关系，包括其延时.CombinationalLogicDesign6.programmablelogicdevice(PLD)：可编程逻辑器件。

field-programmablegatearray(FPGA)：现场可编程门阵列。

application-specificintegratedcircuit(ASIC)：专用集成电路。7、circuitdescription：电路描述.8.bus：总线.在框图中总线用双线或黑线表示。总线的位数用斜杠加数字说明或总线名加方括号(例inbus[31..0]，inbus[31:0])。6.1.1blockdiagram(方框图)：(P345)

显示系统的输入、输出、功能模块内部数通路和重要控制信号.

BUS:(总线)(P344)busisacollectionoftwoormorerelatedsignallines.Inablockdiagram,busesaredrawnwithadoubleorheavyline.sizedenotedinthebusnameINBUS[31..0]orINBUS[31:0]).blockdiagramTheflowofcontrolanddata(控制流和数据流)inablockdiagramshouldbeclearlyindicated.

schematicdiagram原理图6.1.2GateSymbols

逻辑门的符号Asmallcircle,calledaninversionbubble6.1.3SignalNamesandActiveLevels

(信号名与有效电平)(P347)Eachsignalnameshouldhaveanactivelevel

(有效电平)associatedwithit.Asignalis

activehigh(高电平有效)ifitperformsthenamedactionordenotesthenamedconditionwhenitisHIGHor1.

Asignalisactivelow(低电平有效)ifitperformsthenamedactionordenotesthenamedconditionwhenitisLOWor0.Asserted(有效),deassertedornagated(无效).6.1.3SignalNamesandActiveLevelsActivelowActivehighREADY-READY+ERROR.LERROR.HADDR15(L)ADDR15(H)RESET*RESETENABLE~ENABLE~GOGO/RECEIVERECEIVETRANSMIT_LTRANSMIT

Distinguish(区别)(P348)signalnamesexpressionsequationsREADY’READY,READY-LREADY-L=READY’

6.1.4ActiveLevelsforPins

引脚的有效电平(P349)(a)ANDgate(74X08)(b)NANDgate(74X00)(c)NORgate(74X02)(d)ORgate(74X32)6.1.5Bubble-to-BubbleLogicDesign

“圈到圈”的逻辑设计(P351)6.1.6DrawingLayout(布局图)Acompleteschematicpageshouldbedrawnwithsysteminputsontheleftandoutputsontheright,andthegeneralflowofsignalsshouldbefromlefttoright.

手工画图计算机绘图6.1.6DrawingLayout(布局图)1.Amultipleschematicusuallyhasa“flat”structure(平面结构).2.Muchlikeprograms,schematicscanalsobeconstructedhierarchically,the“top-level”schematic."层次"展开(自顶向下)6.1.9AdditionalSchematicInformationICtypestype(IC型号)referencedesignators(参考标志符)pinnumbe