实验二++组合逻辑电路的设计与测试课件

实验二、组合逻辑电路的设计及测试1可编辑课件PPT实验内容：1、设计用与非门及用异或门、与门组成的半加器（74LS00、74LS86、74LS08）2、设计一个一位全加器，要求用异或门、与门及或门组成（74LS86、74LS08、74LS32）3、设计一位全加器，要求用与或非门实现（74LS51)2可编辑课件PPT4、设计一个对两个两位无符号的二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现（74LS08、74LS00、74LS20、74LS02）3可编辑课件PPT实验预习要求1、根据实验设计任务要求，建立输入、输出变量，列出真值表。2、按实际选用逻辑门的类型，用逻辑代数和卡诺图化简两种方法求出简化的逻辑表达式3、根据修改后的表达式，画出用标准器件构成的逻辑电路图，并标注管脚号。4、写出完整设计过程;熟练使用仿真软件，并进行仿真（没学过仿真软件的专业，可以不仿真）思考题：5、如何用最简单的方法验证与或非门的逻辑功能是否完好？思考题：6、与或非门中，当某一组与端不用时，应如何处理？4可编辑课件PPT一、实验目的掌握组合逻辑电路的设计与测试方法5可编辑课件PPT二、组合逻辑电路的设计流程6可编辑课件PPT三、实验设备与器件1、电子技术实验箱2、数字万用表3、主要参考器件

74LS00×2、74LS20×3、74LS86、74LS08、74LS51×2、74LS32、74LS02、74LS047可编辑课件PPT四、实验内容实验内容：1、设计用与非门,以及用异或门、与门组成的半加器（74LS00、74LS86、74LS08）2、设计一个一位全加器，要求用异或门、与门及或门组成（74LS86、74LS08、74LS32）3、设计一位全加器，要求用与或非门实现（74LS51）8可编辑课件PPT4、设计一个对两个两位无符号的二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现（74LS08、74LS00、74LS20、74LS02）9可编辑课件PPT设计原理：１、半加器：两个一位二进制相加，叫做半加，实现半加操作的电路叫半加器。２、全加器：全加器是带进位的加法运算，即两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器10可编辑课件PPT设计步骤：一、半加器1、列出半加器真值表11可编辑课件PPT2、写出并化简表达式（用与非门）12可编辑课件PPT3、画出逻辑图74LS0013可编辑课件PPT用异或门、与门组成的半加器逻辑表达式：逻辑图74LS8674LS0814可编辑课件PPT二、全加器1、列出全加器真值表15可编辑课件PPT2、写出并化简表达式16可编辑课件PPT3、画出逻辑图74LS8674LS0874LS3217可编辑课件PPT18可编辑课件PPT19可编辑课件PPT20可编辑课件PPT21可编辑课件PPT三、用实验验证上述电路的逻辑功能1、按设计的逻辑电路图连线2、输入端Ai、Bi接实验箱上数据开关，输出端Si、Ci接发光二极管二进制显示插口，按真值表要求，逐次改变输入量，观察相应的输出值，验证逻辑功能，与真值表进行比较，验证所设计的电路是否正确。22可编辑课件PPT数据开关二进制显示23可编辑课件PPT如何布线

在数字实验中，由错误布线引起的故障，常占很大比例。布线错误不仅会引起电路故障，有时甚至会损坏器件。1、布线原则：应便于检查，排除故障和更换器件2、布线顺序：通常是先接地线和电源线（最好用不同颜色的线加以区分，电源——红色地线——黑色），再接输入线、输出线及控制线。24可编辑课件PPT3、每一处接线柱不宜太多，以不超过4

个为宜，以防止：(a)接触不良(b)

信号发生畸变4、线头朝上，便于教师或小助手检查5、进位位置于高位（最左边）25可编辑课件PPT五、实验报告要求1、写出设计方案要点，画出总电路原理框图，叙述设计思路。2、对单元电路的设计及基本原理进行分析。3、提供参数计算过程和选择器件依据。4、记录调试过程，对调试过程中遇到的故障进行分析。5、记录测试结果并做简要说明。6、设计过程的体会与创新点、建议。7、元件清单。26可编辑课件PPT电子技术实验箱介绍数码管数据开关+5V电源逻辑开关CP脉冲秒信号二进制显示27可编辑课件PPT数码管8421码输出基准频率接