电路与电子技术简明教程 课件 10-3-1 边沿JK触发器_第1页
电路与电子技术简明教程 课件 10-3-1 边沿JK触发器_第2页
电路与电子技术简明教程 课件 10-3-1 边沿JK触发器_第3页
电路与电子技术简明教程 课件 10-3-1 边沿JK触发器_第4页
电路与电子技术简明教程 课件 10-3-1 边沿JK触发器_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

《电子技术基础》[边沿JK触发器]触发器基础知识边沿触发器

边沿型触发器是利用电路内部的传输延迟时间实现边沿触发克服空翻现象的。它采用边沿触发(上升沿或下降沿),触发器的输出状态是根据CP脉冲触发沿到来时刻输入信号的状态来决定的。

边沿触发器最大的特点就是仅在电平变化的边沿那一瞬间外界翻转激励才有效,因此稳定性好,激励电平只需要保证在边沿一小段时间内稳定即可,受外界干扰的较小。本节重点介绍边沿JK触发器。上升沿下降沿触发器基础知识逻辑符号集成边沿JK触发器边沿JK触发器的特点(1)边沿触发,无一次变化问题。(2)功能齐全,使用方便灵活。(3)抗干扰能力强,工作速度很高

(1)74LS112为CLK下降沿触发。

(2)CC4027为CLK上升沿触发,且其异步输入端RD和SD为高电平有效。JK触发器触发器基础知识时序图逻辑状态表状态转换图逻辑功能

将JK触发器的状态转换成真值表填入卡诺图化简,可得到其特性方程:触发器基础知识例题

在边沿JK触发器中,给定CP和J、K的波形,如图4-8所示,设触发器的初始状态为1,下降沿触发,画出输出端波形。触发器基础知识例题解:

本题所给的输入波形在CP=1期间都没有发生变化,所以找出CP脉冲的下降沿,根据CP脉冲的下降沿到来之前输入信号的情况,画出输出波形如图所示。触发器基础知识集成JK触发器

74LS112为集成双下降沿JK触发器(它带有直接置位端

和直接清零端

,均为低电平有效),其引脚排列图如图(a)所示。时序图如图(b)所示(设各触发器的初态均为0态)。图(a

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论