数字逻辑基础

主讲:1第3章数字逻辑基础

通过本章学习，应该掌握以下内容：逻辑代数的基本运算逻辑代数的基本公式和运算规则

基本逻辑电路的表示常用组合逻辑电路常用时序逻辑电路2目录3.1

逻辑代数的三种基本运算3.2

逻辑代数的基本公式和运算规则3.3

基本逻辑电路

3.4

组合逻辑电路3.5时序逻辑电路33.1逻辑代数的三种基本运算在逻辑代数中，有三种最基本的运算，这就是逻辑与、逻辑或、逻辑非运算，其运算规则是按照“逻辑”规则来定义的，计算机中任何复杂的逻辑运算功能都可以使用这三种基本的逻辑运算完成。3.1.1逻辑与运算

设A、B、F分别为逻辑变量，则与运算的表达式可写成以下形式：

F=A·B与运算的规则为：

0·0=00·1=01·0=01·1=1在参加运算的两个逻辑变量中，只要有一个为0（False），则结果为0（False），只有两个逻辑变量都为1（True）时，结果才为1（True）。4与运算的规则也可用表3-1说明，该表称为真值表，它反映所有自变量全部可能的组合和运算结果之间的关系。图3-1所示的串联开关电路，是与运算的实例，灯F亮的条件是开关A和B都接通。如果开关闭合表示1而开关断开表示0，灯亮表示1，而灯灭表示0。则灯和开关之间的逻辑关系可用下式表示：F=A·B

表3-1逻辑与运算ABF000010100111图3-1逻辑与的例子53.1.2逻辑或运算设A、B、F分别为逻辑变量，则或运算的表达式可写成以下形式：F=A+B

当逻辑变量取不同值时，逻辑或运算的规则为：

0+0=00+1=11+0=11+1=1对或运算分析可得出结论：在参加运算的两个变量中，只要有一个为1（True），则结果为1（True），只有两个变量都为0（False）时，结果才为0（False）。这一结论也适用于有多个变量参加的或运算。6或运算的规则也可用表3-2说明。如将图3-1改为图3-2，则灯F亮的条件是只要有一个开关或一个以上的开关接通就可以。灯和开关之间的逻辑关系可用下式表示：

F=A+B

表3-2逻辑或运算ABF000011101111图3-2逻辑或的例子73.1.3逻辑非运算设A、F分别为逻辑变量，则非运算的表达式可写成以下形式：非运算的规则十分简单，只有下面两条：表3-3逻辑非运算AF0110图3-3逻辑非的例子

83.2

逻辑代数的基本公式和运算规则

3.2.1逻辑代数的基本公式①0-1律：

A+1=1 A·0=0②自等律：A+0=A

A·1=A③

互补律：④交换律：A+B=B+A

A·B=B·A⑤结合律：A+(B+C)=(A+B)+CA·(B·C)=(A·B)·C

⑥分配律：A+B·C=(A+B)·(A+C)

A·(B+C)=A·B+A·C9⑦吸收律：A+A·B=A

A·(A+B)=A⑧重叠律：A+A=A

A·A=A⑨反演律：⑩还原律：

包含律：

10可以看出，除还原律外所有公式都是成对出现的，这些公式在逻辑代数运算中可以用来简化和变换逻辑表达式，是十分有用的。以上公式都可以按逻辑与、逻辑或、逻辑非的运算规则用真值表加以证明，表3-4给出了分配律的证明，如果一个公式已经被证明，则该公式也可用来证明其他公式的正确性。表3-4用真值表证明分配律ABCF=A+BCF=(A+B)·(A+C)F=A·(B+C)F=AB+AC0000000001000001000000111100100110010111111101111111111111例3-1证明：A+AB=A。证： A+AB=A·(1+B)=A·1=A

例3-2证明：在上面的证明过程中使用了互补律、自等律、分配律和吸收律。123.2.2逻辑代数的三个重要运算规则1．代入规则代入规则：将逻辑等式中的一个逻辑变量用一个逻辑函数代替，则逻辑等式仍然成立。使用代入规则，可以很容易地证明许多等式，扩大基本公式的应用范围。例3-3已知等式A·(B+C)=AB+AC，试证明用逻辑函数F=D+E代替等式中的变量B后，等式依然成立。证：左=A·(B+C)=A·((D+E)+C) =A·(D+E+C)=AD+AE+AC

右=AB+AC=A·(D+E)+AC=AD+AE+AC132．反演规则反演规则是指：如果将逻辑函数F的表达式中所有的“·”都换成“+”，所有的“+”都换成“·”，常量“1”都换成“0”，“0”都换成“1”，原变量都换成反变量，反变量都换成原变量，所得到的逻辑函数就是F的非。F的非称为原函数F的反函数或补函数。反演规则实际上是反演律的推广，利用反演规则可以很容易地写出一个逻辑函数的非。14例3-5求逻辑函数F=AB+CD的非。解：根据反演规则有：在使用反演规则时要注意以下两点：①不能破坏原表达式的运算顺序，先括号里的，后括号外的，非运算的优先级最高，其次是与运算，优先级最低的是或运算；②不属于单变量上的非运算符号应当保留不变。例3-6求逻辑函数解：根据反演规则有：153．对偶规则对偶规则是指：如果将逻辑函数F的表达式中所有的“·”都换成“+”，所有的“+”都换成“·”，常量“1”都换成“0”，“0”都换成“1”，而变量都保持不变，所得到的逻辑函数就是F的对偶式，记为F*（或F′）。在使用对偶规则时要注意运算的优先顺序不能改变，表达式中的非运算符号也不能改变。例3-8求逻辑函数的对偶式。解：根据对偶规则有：利用对偶规则很容易写出一个逻辑函数的对偶式。由于逻辑代数的基本公式除还原律外都是成对出现的，且互为对偶式，使用对偶规则可以使基本公式的证明减少一半。163.2.3逻辑函数的化简逻辑函数的表达式和逻辑电路是一一对应的，表达式越简单，用逻辑电路去实现也越简单。通常，从逻辑问题直接归纳出的逻辑函数表达式不一定是最简单的形式，需要进行分析、化简，找出最简表达式。逻辑函数的化简方法有多种，最常用的方法是逻辑代数化简法和卡诺图化简法。如果有了最简与或表达式，通过逻辑代数的基本公式进行变换，就可以得到其他形式的最简表达式。17常用的逻辑代数化简法有吸收法、消去法、并项法、配项法。1．吸收法吸收法是利用公式A+AB=A，吸收多余的与项进行化简。例如：2．消去法消去法是利用吸收律化简，消去与项中多余的因子

183．并项法并项法是利用互补律把两项并成一项进行化简。

4．配项法配项法是利用互补律把一个与项变成两项再和其他项合并。

193.2.4逻辑函数的变换在设计逻辑电路时，有时要求用给定的逻辑门去实现，这就需要对逻辑函数的表达式进行变换。描述同一问题的逻辑函数的表达式可以有多种形式，实现同样的逻辑功能可以用不同的逻辑电路。例如，在做乘法运算时，被乘数和乘数同号时积为正，被乘数和乘数异号时积为负。如果用0表示正号、1表示负号，A、B、F分别表示被乘数、乘数和积的符号，则被乘数、乘数和积的符号之间的逻辑关系可用下式描述：20利用逻辑代数的基本公式可对上式进行以下一些变换，对应逻辑函数F不同的表示形式，其逻辑功能是完全一样的，但可以选用不同的逻辑门电路完成。

213.3

基本逻辑电路3.3.1基本门电路与门、或门和非门电路是最基本的门电路，可分别完成与、或、非逻辑运算。1．与门电路与门电路具有两个或两个以上的输入端和一个输出端，符合与运算规则。图3-4与门的逻辑符号

（c）国标符号222．或门电路或门电路也具有两个或两个以上的输入端和一个输出端，符合或运算规则。图3-5或门的逻辑符号

233．非门电路非门电路具有一个输入端和一个输出端，符合非运算规则。

图3-6非门的逻辑符号243.3.2复合门电路在实际应用中，利用与门、或门和非门之间的不同组合可构成复合门电路，完成复合逻辑运算。常见的复合门电路有与非门、或非门、与或非门、异或门和同或门电路。1．与非门电路与非门电路的功能相当于一个与门和一个非门的组合，对有两个输入端的与非门可完成以下逻辑表达式的运算：252．或非门电路或非门电路的功能相当于一个或门和一个非门的组合，对有两个输入端的或非门可完成以下逻辑表达式的运算：图3-8或非门的逻辑符号263．与或非门电路与或非门电路的功能相当于多个与门和一个或门、一个非门的组合，对两个与门（每个与门有两个输入端）和一个或门、一个非门的组合可完成以下逻辑表达式的运算：图3-9与或非门的逻辑符号274．异或门电路异或门电路可以完成逻辑异或运算，运算符号用“⊕”表示。异或运算逻辑表达式为：

异或运算的规则如下：推广到多个变量异或时，当变量中1的个数为偶数时，运算结果为0；1的个数为奇数时，运算结果为1。

图3-10异或门的逻辑符号28逻辑异或运算也是一种常用的逻辑运算，补码加减运算的溢出判断和奇偶校验就是用异或门电路实现的。根据异或运算的基本规则还可推出下列一组常用公式：以上公式都可以用真值表或逻辑代数的基本公式加以证明。295．同或门电路同或门电路用来完成逻辑同或运算，运算符号是“⊙”。同或运算的逻辑表达式为：

F=A⊙B同或逻辑运算正好和异或逻辑运算相反，同或运算的规则如下：

0⊙0=10⊙1=01⊙0=01⊙1=1同或逻辑和异或逻辑互为反函数。还可证明，同或逻辑和异或逻辑互为对偶函数。

图3-11同或门的逻辑符号303.3.3三态门电路三态门是在普通门电路的基础上增加控制电路构成的，在计算机中广泛使用。三态门有三种输出状态：高电平、低电平和高阻状态，前两种为工作状态，后一种为禁止状态。图3-12三态非门的逻辑符号31三态门在计算机中可用于总线传输，多路数据通过三态门共享总线分时传输。通过在使能控制端给出控制信号，可以在任意时刻只允许一个三态非门和总线连通传输数据。图3-13其他三态门的逻辑符号323.4组合逻辑电路组合逻辑电路全部由门电路构成，在任意时刻电路的输出状态仅取决于该时刻的输入状态，与该时刻以前的电路状态无关。计算机中常用的组合逻辑电路有译码器、编码器、数据选择器、加法器等部件。3.4.1组合逻辑电路的分析与设计组合逻辑电路输出与输入之间的逻辑关系可以用一组逻辑函数表示，组合逻辑电路的逻辑功能可以用逻辑函数、真值表、逻辑电路图等来描述。图3-16组合逻辑电路结构框图331．组合逻辑电路的分析组合逻辑电路的分析指根据给定的逻辑电路图，求函数表达式和真值表，找出电路输入和输出之间的逻辑关系，从而确定电路的逻辑功能。组合逻辑电路分析的一般步骤如下：①根据逻辑电路图，写出输出端的函数逻辑表达式；②对逻辑表达式进行化简；③将输入变量的全部组合分别代入逻辑表达式，求输出函数值，从而列出真值表；④由真值表或逻辑表达式概括出组合逻辑电路的逻辑功能。342．组合逻辑电路的设计组合逻辑电路的设计是根据给定的逻辑问题，设计实现其功能的逻辑电路。设计可以使用门电路或选用具有专门功能的集成电路芯片来实现，使用门电路设计的一般步骤如下：①根据设计任务，确定输入变量、输出变量，找出输出与输入之间的逻辑关系；②列出真值表；③由真值表写出逻辑表达式并化简，需要时可变换逻辑表达式；④由逻辑表达式画出相应的逻辑电路图。如果选用具有专门功能的集成电路芯片，设计要容易得多，但有时要和基本门电路配合，才能满足不同功能的要求。353.4.2译码器译码器是一种具有多个输入端和多个输出端的逻辑电路，可以将一组给定的输入代码翻译成对应的输出信号。译码器按功能的不同可分为二进制译码器、显示译码器、码制变换译码器。计算机中的地址译码器就是一种二进制译码器，输入信号是地址码，输出信号用来选择存储单元。具有n个输入端的二进制译码器有2n个输出端，输入一组编码后，输出端只有一个输出信号是有效的。常见的译码器有2-4译码器、3-8译码器、4-16译码器。362-4译码器如图所示，分析译码器的电路，可得到下面的输出函数，对译码器功能进行分析，同时只能有一个是低电平，即有效。

图3-172-4译码器逻辑电路373.4.3编码器编码器和译码器的工作过程相反，其功能是将输入的信号编码后输出。编码器分为普通编码器和优先编码器两类，普通编码器要求输入信号中任何时刻只能有一个有效，否则编码器输出将出现混乱；优先编码器允许有多个输入信号同时有效，但是只有优先级别最高的输入信号有编码输出，计算机中断系统中的中断请求信号就需要采用优先编码器编码。编码器也有多个输入和多个输出，若编码器有2n个输入，则编码器可输出n位编码。有4个输入端的编码器可输出2位编码。38分析真值表3-7中输入和输出的逻辑关系，可写出Y1、Y0的逻辑表达式：

Y１=X3+X2

Y0=X3+X1

根据逻辑表达式可画出普通4-2编码器的逻辑电路，当输入0001时，输出编码00；……；当输入1000时，输出编码11。表3-74-2编码器的真值表X3

X2

X1

X0Y1

Y0000100001001010010100011图3-184-2编码器逻辑电路X1≥1X2X3Y1Y0X0≥1393.4.4数据选择器

数据选择器是一种多输入、单输出的逻辑电路，可以从输入的多路数据中选择一路输出，也叫多路开关。常用的数据选择器有2选1、4选1、8选1等几种。数据选择器在计算机中广泛使用，如运算部件的输入端和多个寄存器相连，从中选择一个寄存器的内容送到输入端使用的就是数据选择器。

40分析图3-19选择器逻辑电路可以得到输出Y的逻辑表达式为：

Y

图3-194选1数据选择器的逻辑电路413.4.5加法器加法器是一种算术运算电路，是计算机运算器的核心部件。加法器的基本功能是实现两个二进制数的加法运算。如果在加法器上增加一些电路，也可以用于减法运算和各种逻辑运算，计算机中的乘法和除法电路的核心部分也是加法器电路。1．全加器全加器是一种可以将两位二进制数及低位的进位相加的逻辑电路。全加器有三个输入信号，分别是本位的两个加数Ai和Bi及低位来的进位Ci；两个输出信号，分别是本位的和Si及本位产生的进位Ci+1。42根据二进制加法运算规则可列出表3-8所示的全加器真值表，分析真值表可写出全加器的和与进位的几种逻辑函数表达式：表3-8全加器真值表AiBi

CiSiCi+1000000011001010011011001010101110011111143根据逻辑函数表达式可画出如图3-20所示的全加器逻辑电路，其逻辑符号如图3-21所示。图3-20全加器逻辑电路图3-21全加器逻辑符号

442．字长n位的加法器将n个全加器连接起来，可组成字长n位的加法器，完成两个n位二进制数相加。根据进位信号产生方式的不同，加法器有串行进位、并行进位等进位方式。（1）串行进位加法器在加法运算过程中，进位信号由低位向高位逐级产生，这种结构的加法器称为串行进位加法器，也称为行波进位加法器。对字长n位的串行进位加法器，进位的逻辑表达式为：Ci+1=AiBi+(Ai⊕Bi)Ci

i=0，1，2，…，n-145（2）并行进位加法器并行进位的逻辑表达式可由串行进位的逻辑表达式推出。对字长4位的加法器，串行进位的逻辑表达式为：

C1=A0B0+(A0⊕

B0)C0

C2=A1B1+(A1⊕

B1)C1C3=A2B2+(A2⊕

B2)C2

C4=A3B3+(A3⊕

B3)C3令进位生成函数及进位传递函数分别为：

Gi=AiBi

Pi

=Ai⊕

Bi图3-224位串行进位加法器示意图46可将串行进位的逻辑表达式写为：C1=G0+P0C0

C2=G1+P1C1C3=G2+P2C2

C4=G3+P3C3利用代入规则将低位的进位表达式代入高一级进位的逻辑表达式，可得并行进位的逻辑表达式：C1=G0+P0C0

C2=G1+P1G0+P1P0C0C3=G2+P2G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0并行进位的逻辑表达式说明各级进位信号是同时产生的，用并行进位电路将各个加法器连接起来，就可以构成速度快的并行进位加法器。以加法器为核心，增加函数发生器电路进一步可构成多功能算术逻辑运算部件ALU。74LS181就是一种在试验设备中广泛使用的4位并行进位ALU芯片，在控制信号的控制下可完成16种算术运算和16种逻辑运算。473.5时序逻辑电路时序逻辑电路简称时序电路，由具有记忆功能的触发器及组合电路构成。时序电路在任意时刻的输出信号不仅取决于当前的输入信号，还和电路原来的状态有关。3.5.1时序逻辑电路的分析与设计时序电路存在输出到输入的反馈，且具有记忆功能，其功能是依靠触发器构成的存储电路实现的，在时序电路中可以没有组合电路，但是必须有存储电路。时序电路按触发方式分为两类：一类是同步时序电路；另一类是异步时序电路。在同步时序电路中，所有存储电路受统一时钟信号的控制；而异步时序电路则不同，没有统一的时钟信号，各存储电路不受统一时钟信号控制。48时序逻辑电路结构框图如图3-23所示，其中Xi是时序电路的n个输入变量，

Yi是时序电路的m个输出变量，Qi是存储电路触发器的输出信号，也是组合电路的内部输入，称为状态变量；Zi是存储电路的输入，也是组合电路的内部输出，可以改变触发器的状态，称为驱动变量。图3-23时序逻辑电路结构框图491．时序电路的描述方法时序电路的描述方法与组合电路的描述方法不同，需要用输出方程、驱动方程和状态方程来描述。描述输出变量与输入变量、状态变量之间关系的逻辑表达式称为输出方程。

Yi=Gi（X1,…,Xn,Q1,Q2,…,Qk）

描述驱动变量与输入变量、状态变量之间关系的逻辑表达式称为驱动方程。

Zi=Hi

（X1,…,Xn,Q1,Q2,…,Qk）

描述存储电路的次态与现态、驱动变量之间关系的逻辑表达式称为状态方程

=Fi

（X1,…,Xn,Q1,Q2,…,Qk）

502．时序电路的分析时序逻辑电路的分析是根据给定的逻辑电路图确定其逻辑功能的过程。①根据给定的时序电路，确定哪一部分是组合电路、哪一部分是存储电路，明确输入变量、输出变量和状态变量，写出输出方程和驱动方程。②根据触发器的类型，写出其特性方程，结合驱动方程，求得状态方程。③根据已有的状态方程或驱动方程和输出方程，列出状态表或画出状态图。④根据状态表或状态图分析所给时序电路的逻辑功能，有时还可根据需要画出时序图进行分析。513．时序电路的设计时序电路的设计与分析过程相反，设计是根据给定的逻辑功能要求，经过若干设计步骤得到完成该逻辑功能的时序电路的过程。同步时序电路设计一般按照以下步骤进行：①根据逻辑要求建立原始状态图或状态表；②对原始状态表进行化简，得到最简状态表；③对状态进行编码，给每个状态指定一个二进制代码以取代原来的符号代码，得到状态编码表；④根据选用的触发器由状态编码表写出驱动方程和输出方程。异步电路的设计和同步电路类似，但要考虑触发器时钟信号的选取。523.5.2触发器触发器由基本的逻辑门电路加上适当的反馈线构成，具有记忆功能，是最简单的时序电路，可以用来组成寄存器、计数器等计算机中的基本部件。1．触发器的基本特性触发器作为一种时序电路，具有以下基本特性。①触发器有两个互补的输出端Q和Q非，当Q=

0时，Q非为1；当Q

=

1时，Q非为0。②触发器有两个稳定状态，具有记忆功能。通常将Q=

0称为0状态，表示存储信息0；将Q=

1称为1状态，表示存储信息1。当输入信号（包括时钟信号）不发生变化时，触发器状态不会改变。③在输入信号作用下，触发器可以从一个稳定状态变到另一个稳定状态。532．维持阻塞D触发器触发器的种类很多，有RS触发器、D触发器、JK触发器和T触发器，有的是电平触发，有的是时钟上升沿或下降沿触发。下面以D触发器为例，介绍其工作原理及功能。图3-24维持阻塞D触发器的逻辑电路5