第二篇数字电子技术基础第一章数字电路和系统

PLD器件根底及开发系统引见可编程逻辑器件根底ABEL言语引见ispEXPERTSystem引见可编程逻辑器件根底集成逻辑器件的分类数字器件各种含CPU的微处置器单片机系列〔例，MCS51/96系列〕高级微处置器〔例，INTEL80286，TI8000等〕数字信号处置器〔例，TMS320系列〕规范逻辑器件各种门电路〔例，与非门、或非门等〕常用中规模集成电路〔例，计数器〕存储器〔例，RAM、ROM、EPROM等公用数字集成电路ASIC全定制产品半定制产品可编程逻辑器件〔PLD〕集成逻辑器件的特点含CPU的微处置器在时钟脉冲作用下不断执行用户的软件程序，用户编程并不对其硬件构造产生影响，它的任务速度普通较低；规范逻辑器件运用方便、价钱廉价，但其规模普通较小，一个数字系统往往要用几十片甚至上百片规范逻辑器件来完成；半定制、全定制ASIC产品开发需求半导体厂家参与，周期长、费用高，其开发不能够普及；PLD器件〔1〕逻辑功能可编程。〔2〕器件规模很大。〔3〕任务速度很高。〔4〕运用相对复杂。PLD的根本构造输入电路产生输入变量的原变量和反变量与阵列产生输入变量的与项〔乘积项〕或阵列对乘积项有选择地进展或运算输出电路产生输出信号，提供反响信号PLD的任务原理在数字电路的设计中，输出总可以用“与或〞方式的逻辑函数来表示，从而用假设干与门和或门就可以实现这个逻辑函数。而PLD器件内部电路的中心就是与阵列和或阵列，因此可以用来实现恣意函数。例如，对逻辑函数，用PLD表示法衔接后的完好逻辑图如下图。1AZ&1B&≥1传统设计方法：设计要求→真值表→函数表达式→化简或变换→电路图现代设计方法：设计要求→用HDL言语描画功能→编译、化简和仿真→逻辑综合→下载到可编程器件常见HDL言语：ABEL－HDL言语、VHDL言语、Verilog言语HDL言语描画方法：逻辑方程、高级言语、真值表、形状图描画等用PLD设计数字逻辑电路的方法例：如一个四位二进制数A4A3A2A1，试设计一个判别电路，当四位二进制数大于等于2，小于等于10时，输出为“1〞，其它为逻辑“0〞。真值表〔略〕逻辑式〔略〕化简，得：电路图〔略〕逻辑功能的硬件言语描画解：〔一〕用传统设计方法：〔二〕用ABEL—HDL言语描画如下：MODULEdecode “定义设计模块名为decodeA4，A3，A2，A1PIN； “定义输入信号ZPIN；“定义输出信号A=[A4..A1]； “定义集合EQUATIONS “表示以下用逻辑方程描画功能WHEN((A>=2)&(A<=10))THENZ=1；“逻辑功能描画ELSEZ=0；TEST-VECTORS〔A–>Z) “以下是测试矢量部分0–>0；1–>0；2–>1；3–>1；4–>1；5–>1；6–>1；7–>1；8–>1；9–>1；10–>1；11–>0；12–>0；13–>0；14–>0；15–>0；END “模块终了经ABEL言语编译器编译后的简化式子如下：ABEL言语描画的仿真波形如下：ABEL言语引见ABEL的语法规定合法字符集a~z(26个小写英文字母)A~Z(26个大写英文字母)0~9(10个数字字符)space(空格符)tab(制表符)～！＠＃＄％＾＆＊〔〕-_=＋＼｜［］｛｝;‘:“,＜＞.｀／?合计９６个ASCII码字符标识符标识符必需以字母或下划线开场；标识符最长不能超越31个字符；除第一个字符外，标识符可以包含大写字母，小写字母，数字及下划线，但不允许出现空格；标识符与大小写字母有关；关键字不能用作标识符。标识符是由标识器件、器件引脚、节点、集合、输入／输出信号等的合法字符串组成。关键字留意与标识别符不同，关键字不区分大小写！关键字又称保管标识符，它代表某种处置功能。CASE DEVICE ELSE ENABLE ENDENDCASE ENDWITH EQUATIONS FLAG FUSESGOTO IF IN ISTYPE LIBRARYMACRO MODULE NODE PIN STATESTATE_DIAGRAM TEST_VECTORS THEN TITLETRUTH_TABLE WITH字符串例TITLE’1bitfulladder’；字符串是包含在单引号内的合法字符序列，通常用于标题语句、标志语句以及管脚和节点阐明语句。注释段注释是对源文件的进一步解释，注释段以双引号开场，以另一个双引号或换行符终了。MODULEBasic_logic“givesthemoduleaname〞例数的表示可用二进制、八进制、十进制和十六进制来表示。进制数基数表记符例如十进制数二进制2^B^B101010八进制8^O^O1210十进制10^D(缺省)^D1515十六进制16^H^HF15常量常量用来表示值不变的量。常量可以分为：普通常量和特殊常量。留意特殊常量值用大小写均可，但前后两个“.〞不能省略！特殊常量说明.C.上升沿时钟输入.F.浮点输入或输出.K.下降沿时钟输入.P.寄存器预加载.X.任意态（无关项）.Z.高阻输入或输出运算及运算符表达式及等式表达式是标识符和运算符的组合，表达式中各种运算具有不同的优先级．集合集合用来表示成组或成批处置的信号或常量，集合中的每一个独立分量称为该集合的元素。引入集合的目的是为了简化书写，并使可读性更好。集合有两种定义方法：枚举法：Din=[D7,D6,D5,D4,D3,D2,D1,D0];界限符法：Din=[D7..D0]；留意枚举法与界限符法可以结合运用。只需类型一样、长度一样的集合才可一同参与运算。ABEL源文件的根本构造ABEL源文件是由一个或多个相互独立的模块组成，每个模块包括一个或多个完好的逻辑描画。简单的源文件可以只包含一个模块，而复杂的源文件能够包括多个模块。MODULE〈模块名〉[〈接口阐明语句〉][〈标题语句〉]〈阐明语句〉{〈布尔方程段〉、〈真值表段〉、〈形状图段〉、〈熔丝形状段〉、〈异或因子段〉}[〈测试矢量段〉]END[〈模块名〉]模块根本构造如下：模块阐明语句格式：MODULE模块名……END[模块名]行末没有分号。假设将该模块作为一个自定义元件〔宏块〕，那么模块名应与自定义元件名一样。留意例：MODULE1_bit_adder……END标题语句‘字符串’通常为该模块的内容提示。标题语句不影响任何逻辑描画及运算结果，可以省略。格式：TITLE‘字符串’;例：TITLE‘4bitbinarycounter’;留意器件阐明语句格式：器件标识符DEVICE‘字符串’;例：U1DEVICE‘P16V8C’;器件阐明语句用来把模块中所用器件的标识符与实践PLD器件相联络。在ispEXPERT软件中，该语句可忽略。留意管脚及节点阐明语句管脚标识符要与管脚号一一对应，但在ispEXPERT中管脚号可以省略。缺省情况下，管脚属性为组合型‘COM’。一个信号可以包含多个属性。格式：标识符PIN(或NODE)<#>ISTYPE‘属性’;例：Apin;B,Cpinistype‘REG’;Z1,Z2nodeistype‘COM’;留意常量阐明语句例：C,X=.C.,.X.;ON,OFF=0,1;格式：标识符＝常量表达式;逻辑方程描画格式：EQUATIONS

逻辑方程式;例：equationsS=!A&B#A&!B;C1=A&B;Q.clk=CP; Q:=Q+1;组合型输出赋值为“=〞，存放器型输出赋值为“：=〞。在逻辑方程描画中可以运用WHEN-THEN-ELSE语句。留意WHEN-THEN-ELSE语句例：when(A==B)thenZ=0;elseZ=1;假设有多个逻辑方程，可以放在大括号中。WHEN-THEN-ELSE语句可以嵌套运用。留意格式：WHEN条件THEN逻辑方程1;ELSE逻辑方程2;真值表描画格式：TRUTH_TABLE(输入标识符集->输出标识符集)输入值->输出值;TRUTH_TABLE(输入标识符集:>输出标识符集)输入值:>输出值;例：truth_table([A,B]->S)[0,0]->0;[0,1]->1;[1,0]->1;[1,1]->0;形状图描画格式：STATE_DIAGRAM形状存放器标识符{形状表达式：方程式；}形状图是一种直观描画时序逻辑的方法，形状图描画方式是由形状图标题语句，形状描画语句和形状转移语句三部分组成。详细见时序电路测试矢量测试矢量与真值表描画在方式上类似。格式：TEST_VECTORS(输入标识符集->输出标识符集)输入值->输出值;例：TEST_VECTORS([A,B]->S)[0,0]->0;[0,1]->1;[1,0]->1;[1,1]->0;留意指示字格式：@directive[options]；指示字的作用就是指点编译软件对源文件作相应的处置。灵敏地运用指示字可以简化源文件的编写和调试。引导指示字的关键词为“@〞。ABEL言语中的指示字为：@ALTERNATE @CARRY @CONST @DCSET@DCSTATE @EXPR @EXIT @IF@IFB @IFDEF @IFIDEN @IFNB@IFNDEF @IFNIDEN @INCLUDE @IRP@IRPC @MESSAGE @ONSET @PAGE@RADIX @REPEAT @SETSIZE @STANDARD常用指示字：例：STATE_DIAGRAM “形状图描画@CONSTn=0；@REPEAT10{STATEn：IF(n<9)(n+1)ELSE0；@CONSTn=n+1；}例：test_vectors([AA,BB,C0]->S) “四位全加器测试矢量@constm=0; “定义常数变量m@repeat16{@constn=0;“定义常数变量n @repeat16{[m,n,0]->(m+n); [m,n,1]->(m+n+1); @constn=n+1;} @constm=m+1;}格式：@CONSTid=expr；

用于对新的常量进展定义；格式：@REPEATnumber_expr{block}；

将某些语句反复执行假设干次。ispEXPERTSystem引见概述ispEXPERTSystem集成开发软件是由DataI/O公司开发的一个通用的可编程逻辑器件开发软件。可以支持Lattice公司的ispLSI、pLSI、ispGAL、ispGDS器件及全新系列GAL器件的设计、编译和逻辑模拟。ispEXPERTSystem支持原理图输入和ABEL硬件描画言语〔HDL〕输入，还包括编译、模拟和仿真的功能。ILattice的pDS+Synario适配软件与ispEXPERT严密结合，构成多层次逻辑综合、自动逻辑分割与自动器件映射功能。Synario运用步骤选择PLD器件顶层原理图设计*编写ABEL源文件*编写顶层测试矢量*各种资源的编译、优化、仿真器件编程和功能测试资源链接、器件映射JEDEC文件的构成终了开场详细操作初始任务：启动、创建工程、选择器件等输入原理图自定义元件〔宏块，BlockSymbol)选择逻辑门和I/OPAD元件连线：