四路抢答器电路的设计与制作

电子学课程设计报告题目 四路抢答器电路的设计与制作目录1.课程设计的性质、目的和任务 -2-TOC\o"1-5"\h\z\o"CurrentDocument"设计课题要求 -3-\o"CurrentDocument"2.1课程设计基本要求 -3-\o"CurrentDocument"2.2四路抢答器设计与制作 -3-2.2.1设计要求 -3-\o"CurrentDocument"设计的内容、电路原理和详细的设计过程 -3-\o"CurrentDocument"3.1总设计思路 -3-\o"CurrentDocument"3.2各模块设计 -3-3.2.1抢答互锁模块 -3-3.2.1.1设计内容 -3-3.2.1.2生成模块与仿真波形 -4-3.2.2计时模块 -5-3.2.2.1设计内容 -5-3.2.2.2生成模块与仿真波形 -6-3.2.3蜂鸣器模块 -6-3.2.3.1设计内容 -6-3.2.3.2生成模块 -6-3.2.4加减分模块 -7-3.2.4.1设计内容 -7-3.2.4.2生成模块与仿真波形 -9-3.2.4.3加减分控制模块 -9-3.2.4.4加减分控制生成模块 -10-3.2.5显示模块 -11-3.2.5.1设计内容 -11-3.2.5.2生成模块与仿真波形 -12-3.2.5.3转换模块 -12-3.2.5.4转换模块生成模块 -13-3.2.6防抖模块 -13-3.2.6.1设计内容 -13-3.2.6.2生成模块 -14-\o"CurrentDocument"总设计图 -16-调试中遇到的问题及解决的方法 -17-体会、感想 -17-\o"CurrentDocument"7.参考文献 -17-.课程设计的性质、目的和任务创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。.设计课题要求2.1课程设计基本要求掌握现代大规模集成数字逻辑电路的应用设计方法，进一步掌握电子仪器的正确使用方法，以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。2.2四路抢答器设计与制作2.2.1设计要求设计一个四路抢答器。抢答器必须具有互锁功能，同时抢答时每次只能有一个输出有效。同时，抢答时具有计时功能，限定选手的答题时间，在接近规定时间时进行提示，达到规定时间发出终止音。主持人可控制加分或减分。.设计的内容、电路原理和详细的设计过程3.1总设计思路由题目要求可知，可将抢答器分成七个模块来实现：抢答互锁模块，计时模块，加减分模块，蜂鸣器模块，显示模块、分频模块、防抖模块。七个开关键，K1用于主持人复位重新抢答，K2用于给选手加分，K3用于减分，K4〜K7用于4个选手抢答。D1用于显示选手剩余答题时间，D2用于显示抢到题目的选手数码管D3〜D6分别用于显示选手得分。蜂鸣器用于提示答题时间快到和答题时间终止。3.2各模块设计3.2.1抢答互锁模块3.2.1.1设计内容抢答互锁模块要实现的功能是：让选手进行抢答，必须具有互锁功能，几个选手同时抢答时每次只能有一个输出有效。本模块选取74161和或门实现抢答互锁功能。电路图如下:

74161"印布 ?=S'"印布 ?=S'”…姬jjt'T..:phyeri | 、： I陛T，：：. . ； Players | 、： I腿*T，. . Pl3yer4 | 、>『职*T :LDNABQACQBDQCENTQDENPRCOCLRNCLKlistCOUNTER图1抢答互锁电路当K1为低电平时，抢答器复位，QA、QB、QC、QD为低电平，没人选中，LDN为低电平。当K1为高电平时，抢答开始。当无人抢答时，player1~player4为低电平，LDN为低电平，CLK端输入时钟信号上升沿有效，74161工作在置数状态。假如选手1先抢答，则当CLK上升沿到达时，QA变为高电平，LDN变为高电平，74161工作在保持状态，此时若其他选手再抢答，则抢答无效。主持人控制K1，当一轮抢答结束时用于复位，开始下一轮抢答。若四人“同时”按下抢答开关，由于相对于4M晶振来说，仍有很长的先后顺序。所以通过电路互锁功能，只有一位选手的信号被选中3.2.1.2生成模块与仿真波形kongzhiplayerlIed1:player2Ied2player3Ied3player4L--1Ied4■K1elk\instB图2抢答互锁模块图3抢答互锁模块波形仿真结果满足设计要求。3.2.2计时模块3.2.2.1设计内容计时模块要实现的功能是，当有选手抢答到时开始倒计时，此处设定答题时间是9秒。从选手抢答到开始由9逐一减到0。当主持人按下复位键时，时间清零，开始新一轮抢答。该模块由软件编程实现：modulejishi(en,clk,reset,OA,OB,OC,OD,out);inputen,clk,reset;outputOA,OB,OC,OD;outputout;wire en,clk,reset;reg OA,OB,OC,OD;reg[3:0] temp;reg[3:0] out;always@(posedgeclkornegedgereset)beginif(reset==0)temp<=0;elseif(en==1)beginif(temp==0)temp<=9;elsetemp<=temp-1;endOA=temp[0];OB=temp[1];OC=temp[2];OD=temp[3];out=temp;endendmodulejishien□AelkOBresetOCODout[3..0]1inst53.2.2.2生成模块与仿真波形图4计时模块图5计时模块波形仿真结果满足设计要求。3.2.3蜂鸣器模块3.2.3.1设计内容该模块与计时模块共同完成计时工作。程序如下：modulefengmingqi(time_in,clk,out);inputclk;input[3:0]time_in;outputout;wire[3:0]time_in;regout;always@(clk) //youdaijianyanbeginif(time_in==4'b0011)out<=1;elseout<=0;endendmodule3.2.3.2生成模块与仿真波形 :fengmingqi1time_in[3..O]outelk i inst9图6提示音模块满足设计要求。3.2.4加减分模块3.2.4.1设计内容选手答题后，主持人可通过按键来对相应选手进行加减分，用数码管显示得分情况。X选手基础分为3分，K2用于给选手加分，K3用于减分，数码管D3~D6用于显示选手得分。该部分用硬件来实现，采用单时钟同步十六进制加/减计数器74191实现加减分，输出的结果直接连译码显示芯片7447就可以完成分数的显示。电路图如下：

17^.；l洲T：,:GN1:DUMP......iGNi:：:c=E»LDNAQABQB—CQC—DQD-0GNDNUPRCONCLKCOUr-JTERLDNAQABQB——CQC—DQD17^.；l洲T：,:GN1:DUMP......iGNi:：:c=E»LDNAQABQB—CQC—DQD-0GNDNUPRCONCLKCOUr-JTERLDNAQABQB——CQC—DQD-0GNDNUPRCONCLK^UULINTERLDNAQABQBL：QCDQDGNDNUPRCONCLKLDNAQABQBCQCDQDGNDNUPRCONCLK741HIBCDTO7SEG7419174191744F74191744F廊欢，兵IJ既EAnaBOBrnrDnoLTNOEF：BINOFBINOGRBON苏叶街■…产^..■■■■--■赢而削*'此““严¥甘辫缶若T秒邮UT严S'E□并抿MTF亍| ；：辿妙u严ypi『端单，4 ；："phjarieis'至'叶'『叶海乱.，弱恐I版.凸门四BOBDnoT：LTNOE0RBINOFXBINOGRBON；'"W'岫艮印一匹!一茂兵.,.十?亦u〒■-li〒"加T刘T<1/仆W芬叶'『叶'，凸门四BOBDnoT：LTNOE0RBINOFBINOGRBON血.百眼!.一匹!一瘴熙.，.十?9MTF叶'"’l'■] ■:" pujaneaB'""亲计前亍'''''茨J，'phj括跚■'…；：phjaii蜀「"'「UTF'UT'''''产□缶践AnaBnBrnrDnoLTNOE-cRBINOFBINOGRBON而、眼!一!口一卷巨善叶叩二…产二^"piijarri；3[荻如遥二芒f而:苫EW计叶"pir鄙翌笠吐皿1冒己三;"pirinritio'劳叶F'叶…'户u?"pii"鄙3?5“务帝砰"piri^rie£'"；：：4 ；：" ph4 ■:" phjarie'zi'；：图7加减分电路当上电瞬间，QA、QB、QC、QD均为0,因此LDN=0,74191工作在置数状态，QA、QB、QC、QD分别等于A、B、C、D，四个选手的分数全部被置为3分。输入端GN1、GN2、GN3、GN4分别选择四位选手，当选手抢答到题目时，相应的GN端置1，则相应的加减分电路工作。输入端DNUP则为加/减选择端，当DNUP=0时，电路在clk控制下完成加分功能，相反，当DNUP=1时则完成减分功能。四个74191的输出分别对应四个选手的分数显示译码电路7447，而7447的输出端分别对应实验箱数码管的a〜g七个管脚。jiajianGN1pin__name10DUNPpinnarnel1elkpinnarnel2GN2pinnarnel3GN3pinnarnel4GN4pinnarnel5pinnarnel6pinnarnel8pinnamel9pinnarne2Lipinname21pinnarne22pinnarne23pinnarne24pinnarne26pinnarne27pinnarne28pinnarne29pinnarneSOpinname31pinnarne32pinname34pinnarne35pinnarne36pinnarne37pinnarneSSpinnarne39pinnarne40inst：j图8加减分模块满足设计要求。3.2.4.3加减分控制模块为了实现加减分，还需要加入加减分控制模块，实现用K7给选手加分，K8给选手减分，当按下K7时，DNUP为0，同时产生一个脉冲上升沿，按下K8时，DNUP为1，同时产生一个脉冲上升沿。程序如下：modulejiajiankongzhi(jia,jian,clk_out,DNUP);input jia,jian;output DNUP,clk_out;wire jia,jian;reg DNUP,clk_out;always@(jiaorjian)beginif((jia==1)&&(jian!=1))beginDNUP<=0;clk_out=1;endelseif((jia!=1)&&(jian==1))beginDNUP<=1;clk_out=1;endelsebeginclk_out=0;DNUP<=0;endendendmodule图9加减分控制模块jian-E^jian-E^DNUPClkjZilJt^Value: l20.0ns40.0ns60.0nsElLIJJris10LUJns■12llUns140.0ns160.0ns0: 1 1 0 110 10 1 1 1:厂图10加减分控制模块波形仿真结果满足设计要求。3.2.5显示模块3.2.5.1设计内容用于显示倒计时时间和抢到题目选手编号，采用7447显示译码器，电路图如下:7447AOABOBC7447AOABOBCOCDODLTNOERBINOFBINOGRBONBCDTO7SEG江U宜1厅jOLiTHLIT印-厅吐1丁印-厅吐1丁印-厅吐1丁印-厅吐1丁印-厅吐1丁〉pin_ri3rne5〉pin_ri3rne3〉pin_ri3rne7〉pin_ri3rne1〉pin_ri3rnelLi〉pin_ri3rney〉pin_ri3rne1j图11显示电路 7447dianlu;;;;;;!~a pin_name5;;;;;;i~b pin_name3;;;;;;\~c pin_name7;;;;;;!~d pin_name1pin_name10pin_name9 !pin_name13 iinst12图12显示电路生成模块满足设计要求。3.2.5.3转换模块由于抢答模块输出信号DCBA为0001、0010、010、1000,若直接连显示模块，则显示的数字为1、2、4、8,无法正确显示选手编号，因此还需要加入转换椎块，将信号转换为0001、0010、0011、0100,这槃就可以显示1、2、3、4。程序如下：modulezhuanhuan(a,b,c,d,oa,ob,oc);iiput a,b,c,d;,output oa,ob,oc;reg oa,ob,oc;always@(aorborcord)beginif(c==1)begioa=1;%。ob=1;oc=0;endelseif(d==1)beginoa=0;ob=0;oc=1;endelsebeginoa=a;ob=b;oc=c;endendendmodule3.2.5.4转换模块生成模块与仿真波形zhuanhuaninstl1图13转换模块满足设计要求。3.2.6防抖模块3.2.6.1设计内容键盘的按键闭合与释放瞬间，输入信号会有毛刺，如果不进行消抖处理，系统会将这些毛刺误以为另一次输入，导致系统的误操作。采用软件消抖，当键盘闭合时间大于两个时钟周期时，视为键盘闭合，否则视为抖动，由于通常键盘闭合时间约为20ms，所以此处选择脉冲信号频率为100hz。程序如下：modulefangdou(key,CLK,out);input key,CLK;output out;wire key,CLK;reg out;reg[2:0]count;reg CP;always@(posedgeCLK)beginif(key==1)beginif(count==3)count=count;elsecount=count+1;if(count==2)CP=1;elseCP=0;endif(key==0)begincount=0;CP=0;endout=CP;endendmodule3.2.6.2生成模块与仿真波形 ifangdoukeyoutCLKJOO :inst4图14消抖模块满足设计要求。3.2.7分频模块3.2.7.1设计内容由于实验箱晶振为4M,而为了实现秒脉冲计时需要1hz的脉冲信号，为了实现键盘消抖需要100hz的脉冲信号，为了实现声音提示功能需要2Khz的脉冲信号。所以需要以4M晶振为基础，经2000分频得到2Khz的脉冲信号，再20分频得到100hz的脉冲信号，最后100分频得到1hz的脉冲信号。用软件实现，程序如下：modulefenpin(clk_4M,clk_2K,clk_100,clk_1);inputclk_4M;outputclk_2K,clk_100,clk_1;regclk_2K,clk_100,clk_1;reg[10:0]cnt1;reg[4:0]cnt2;reg[6:0]cnt3;always@(posedgeclk_4M)beginif(cnt1<1999)begincnt1<=cnt1+1;clk_2K<=1'b0;endelsebegincnt1<=0;clk_2K<=1'b1;endendalways@(posedgeclk_2K)beginif(cnt2<19)begincnt2<=cnt2+1;clk_100<=1'b0;endelsebegincnt2<=0;clk_100<=1'b1;endendalways@(posedgeclk_100)beginif(cnt3<99)begincnt3<=cnt3+1;clk_1<=1'b0;endelsebegincnt3<=0;clk_1<=1'b1;endendendmodule:fenpin■■j一 clk_4M clk_2Kj clk_100： clk_1iinst2图15分频模块满足设计要求。4.总设计图3 「山_面的bplk_kane?cplk_kaneTdpli_iarie1pli_i3Tieinpli_i3Tie9pitiarie13；IGN1DUNFCl；GN2GN3GNiplk_kane1Dpli_i3Tie11pli_i3Tie12pli_i3Tie13pli_i3TieUplk_kane15plbi3Tie16plli3Tie18plli3Tie19pli_iariHZlplk_kane21plk_kane22ph_kane23ph_kane24pli_i3Tie26plk_kane2Tpitl3Tie23pliiHTiefflplli3Tie3Opli_i3TieO1plk_kane32plk_kane34ph_k3ne35ph_kane36pli_i3Tie3Tpitiane33piti3Tie39plbb3Tie40.1一n_■J=-c<!满足设计要求。4.总设计图3 「山_面的bplk_kane?cplk_kaneTdpli_iarie1pli_i3Tieinpli_i3Tie9pitiarie13；IGN1DUNFCl；GN2GN3GNiplk_kane1Dpli_i3Tie11pli_i3Tie12pli_i3Tie13pli_i3TieUplk_kane15plbi3Tie16plli3Tie18plli3Tie19pli_iariHZlplk_kane21plk_kane22ph_kane23ph_kane24pli_i3Tie26plk_kane2Tpitl3Tie23pliiHTiefflplli3Tie3Opli_i3TieO1plk_kane32plk_kane34ph_k3ne35ph_kane36pli_i3Tie3Tpitiane33piti3Tie39plbb3Tie40.1一n_■J=-c<!-ETiI4z<Ti抑T月」厂-产二..：j-狎Wr＜气“*5瑚严・^2^"・-r,pli_i3Tie5pli_i3Tie3plk_kaneTpli_iarie1pli_i3Tie1Dpli_i3TieSpliianeio图16总设计图.调试中遇到的问题在调试中，遇到的第一个问题是用于显示抢答成功的选手编号的数码管，显示的不是1、2、3、4,而是1、2、4、8,经过分析发现是因为抢答模块输出的DCBA信号是0001，0010，0100，1000，即1、2、4、8,将这样的信号送给显示模块显然不行，于是加入了转换模块，将信号变为0001、0010、0011、0100，即1、2、3、4，很好地解决了这个问题。.体会、感想、建议在这短暂的一周时间里，通过EDA课程设计这个平台，我的实践能力得到了一定的锻炼。在这期