数字电子技术 课件

前言

在数字电路中用0和1来表示数字信号，反映在电路上就是高电平和低电平，因此，用于数字电路中的各种半导体器件就是工作在开关状态，数字电路具有以下一些特点：〔1〕根本工作信号为二进制信号．在数字电路中，一般都采用二进制，因此，凡具有两个稳定状态的器件，均可用来表示二进制的两个数码，故其根本单元电路简单，对电路中个元器件参数的精度要求不高，允许有较大的分散性，只要能正确区分两种截然不同的状态即可。这一特点，对实现数字电路的集成化是十分有利的。〔2〕抗干扰能力强，精度高．由于数字电路传递、加工和处理的都是二值信号，不易受外界的干扰，因而抗干扰能力强。另外，它还可以用增加二进制数的位数来提高电路的运算精度。〔3〕便于长期存储，使用方便数字信号便于长期存储，使大量的信号资源得以妥善保存，且使用方便。〔4〕保密性好在数字电路中可以进行加密处理，使一些可贵的信息资源不易被窃取。〔5〕通用性强可以采用标准的逻辑器件和可编程逻辑器件来设计各种各样的数字系统，设计方便，使用灵活。计算机硬件系统医用电子仪器太原工业学院电子设备太原工业学院太原工业学院第一章逻辑代数根底第二章硬件描述语言VHDL第三章组合逻辑电路第四章触发器第五章时序逻辑电路第六章脉冲波形的产生和整形第七章半导体存储器第八章可编程逻辑器件第九章数-模和模-数转换课程目录第一章数字逻辑根底

学习要点码制和数制及数制间的相互转换根本逻辑运算逻辑代数的公式定理和规那么逻辑函数的表示方法逻辑函数的化简方法1.1数字电路简介

电子电路所处理的电信号可以分为两大类:一类是在时间和数值上都是连续变化的信号,称为模拟信号例如电流、电压等；另一类是在时间和数值上都是离散的信号，为数字信号。传送和处理数字信号的电路，称为数字电路。●数字电路的特点1.十进制(Decimal):基数是10。十进制数的权展开式：５５５５５×１０１＝５０５×１０３＝５０００５×１０２＝５００５×１００＝５

＝５５５５同样的数码在不同的数位上代表的数值不同。103、102、101、100称为十进制的权。各数位的权是10的幂。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)10＝5×103＋5×102＋5×101＋5×100

1.2数制和码制、数制2、二进制:数码为：0、1；基数是2。二进制数的权展开式：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10各数位的权是２的幂3、八进制:数码为：0～7；基数是8。八进制数的权展开式：(207.04)10＝2×82＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)10各数位的权是8的幂

数码为：0～15；基数是16。

十六进制数的权展开式：

((D8.A)2＝13×161＋8×160＋10×16－1

＝(216.625)10各数位的权是16的幂5.数制间转换(1)二进制转换成十进制例1.2.1将二进制数10011.101转换成十进制数。解：将每一位二进制数乘以位权，然后相加，可得(10011.101)B＝1×24＋0×23＋0×22＋1×21＋1×20＋1×2－1＋0×2－2＋1×2－3＝〔19.625)D4.十六进制例1.2.2将十进制数23转换成二进制数。

(2).十进制转换成二进制那么〔23)D=〔10111)B解：用“除2取余〞法转换:231152122222………余0………余1………余1………余1………余10b0b1b2b3b4读取次序〔3〕二进制数转换为八进制数：将二进制数由小数点开始，整数局部向左，小数局部向右，每3位分成一组，不够3位补零，那么每组二进制数便是一位八进制数。1101010.01000＝(152.2)8〔4〕八进制数转换为二进制数：将每位八进制数用3位二进制数表示。 =011111100.010110(374.26)8、码制

BCD码——用二进制代码来表示十进制的0～9十个数。

要用二进制代码来表示十进制的0～9十个数，至少要用4位二进制数。

4位二进制数有16种组合，可从这16种组合中选择10种组合分别来表示十进制的0～9十个数。

选哪10种组合，有多种方案，这就形成了不同的BCD码。

设:1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，那么得真值表。1.3根本逻辑运算1)与运算——只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。记作：、根本逻辑运算2)或运算——当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就发生。我们把这种因果关系称为或逻辑。

可写为：L＝A

+B

3)非运算——某事情发生与否，仅取决于一个条件，而且是对该条件的否认。即条件具备时事情不发生；条件不具备时事情才发生。假设用逻辑表达式来描述，那么可写为：L＝Ａ、其他常用逻辑运算2)或非——由或运算和非运算组合而成。

1)与非——由与运算和非运算组合而成。3)异或4)运算定理

逻辑代数的公理有：(1)1=0;0=1(2)1·1=1;0+0=0(3)1·0=0·1=0;1+0=0+1=1(4)0·0=0;1+1=1(5)如果A≠0,那么A=1;如果A≠1,那么A=0。逻辑代数的根本定理有：〔1〕交换律：A·B=B·A；A+B=B+A〔2〕结合律：A(BC)=(AB)C；A+(B+C)=(A+B)+C〔3〕分配律：A(B+C)=AB+AC；A+BC=(A+B)(A+C)〔4〕01律：1·A=A；0+A=A0·A=0；1+A=1〔5〕互补律：A·=0；A+=1〔6〕重叠律：A·A=A；A+A=A〔7〕反演律——德·摩根定律：；

〔8〕复原律：例如,在等式B(A+C)=BA+BC中,将所有A用函数(A+D)代替,那么：左边为B［(A+D)+C］=B(A+D)+BC=BA+BD+BC右边为B(A+D)+BC=BA+BD+BC显然，等式仍然成立。1.4逻辑代数的根本定理及常用公式1〕代入规那么

在任何一个含有变量A的逻辑代数等式中，如果将出现A的所有地方都代之以一个逻辑函数，那么等式仍然成立，这个规那么称为代入规那么。2〕反演规那么逻辑函数F，将其中所有的与“·〞换成或“+〞，所有的或“+〞换成与“·〞；“0〞换成“1〞，“1〞换成“0〞；原变量换成反变量，反变量换成原变量，那么得F的反函数。这个规那么称为反演规那么。

利用反演规那么，可以较容易地求出一个函数的反函数。但变换时要注意两点，一点是要保持原式中逻辑运算的优先顺序；另一点是，不是一个变量上的反号应保持不变。1.5逻辑函数及其表示方法解:第一步：设置自变量和因变量。第二步：状态赋值。对于自变量A、B、C设：同意为逻辑“1〞，不同意为逻辑“0〞。对于因变量L设：事情通过为逻辑“1〞，没通过为逻辑“0〞。、逻辑函数

例1.5.1三个人表决一件事情，结果按“少数服从多数〞的原那么决定，试建立该逻辑函数。一般地说，假设输入逻辑变量A、B、C…的取值确定以后，输出逻辑变量L的值也唯一地确定了，就称L是A、B、C的逻辑函数，写作：L=f〔A，B，C…〕逻辑函数与普通代数中的函数相比较，有两个突出的特点：〔1〕逻辑变量和逻辑函数只能取两个值0和1。〔2〕函数和变量之间的关系是由“与〞、“或〞、“非〞三种根本运算决定的。、逻辑函数的常用表示方法

1．真值表——将输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表格。2．函数表达式——由逻辑变量和“与〞、“或〞、“非〞三种运算符所构成的表达式。

一个逻辑函数的表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式。

一种形式的函数表达式相应于一种逻辑电路。尽管一个逻辑函数表达式的各种表示形式不同，但逻辑功能是相同的。3．逻辑图——逻辑图是由逻辑符号及它们之间的连线

而构成的图形。、逻辑函数的卡诺图函数的卡诺图表示法卡诺图就是将逻辑函数的最小项按一定规那么排列而构成的正方形或矩形的方格图。图中分成假设干个小方格，每个小方格填入一个最小项，按一定的规那么把小方格中所有的最小项进行合并处理，就可得到最简的逻辑函数表达式。三变量卡诺图两变量卡诺图四变量卡诺图五变量卡诺图卡诺图的小方格中的数字代表相应最小项的编号。由逻辑函数的最小项表达式，就可以得到该逻辑函数相应的卡诺图。

例1.5.2画出逻辑函数F(A,B,C,D)=∑m(0,1,2,5,7,8,10,11,14,15)卡诺图例1.5.3如下图逻辑图解：!!!同学将其转化成卡诺图,并画出真值表.各种表示方法之间的转换〔1〕最小项：如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，那么这个乘积项称为该函数的一个标准积项，通常称为最小项。

3个变量A、B、C可组成8个最小项：〔2〕最小项的表示方法：通常用符号mi来表示最小项。下标i确实定：把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，可以按顺序排列成一个二进制数，那么与这个二进制数相对应的十进制数，就是这个最小项的下标i。

3个变量A、B、C的8个最小项可以分别表示为：〔3〕最小项的性质：①任意一个最小项，只有一组变量取值使其值为1。③全部最小项的和必为1。②任意两个不同的最小项的乘积必为0。〔4〕最小项表达式

任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式.

对于不是最小项表达式的与或表达式，可利用公式A＋A＝1和A(B+C)＝AB＋BC来配项展开成最小项表达式。如果列出了函数的真值表，那么只要将函数值为1的那些最小项相加，便是函数的最小项表达式。m1＝ABCm5＝ABCm3＝ABCm1＝ABC

将真值表中函数值为0的那些最小项相加，便可得到反函数的最小项表达式。1.6逻辑函数的公式化简法在各种逻辑函数表达式中，最常用的是与或表达式，由它很容易推导出其他形式的表达式。与或表达式就是用逻辑函数的原变量和反变量组合成多个逻辑乘积项，再将这些逻辑乘积项逻辑相加而成的表达式。例如，F=AB+AC就是与或表达式。所谓化简，一般就是指化为最简的与或表达式。判断与或表达式是否最简的条件是：〔1〕逻辑乘积项最少；〔2〕每个乘积项中变量最少。、化简的意义●其他最简形式

最简与非-与非表达式:

非号最少、并且每个非号下面乘积项中的变量也最少的与非-与非表达式。

非号最少、并且每个非号下面乘积项中的变量也最少的与非-与非表达式。

括号最少、并且每个括号内相加的变量也最少的或与表达式。

最简与非-与非表达式

最简或与表达式表达式

非号最少、并且每个非号下面相加的变量也最少的或非-或非表达式。

非号下面相加的乘积项最少、并且每个乘积项中相乘的变量也最少的与或非表达式。

最简或非-或非表达式

最简与或非表达式、代数化简法1.并项法

利用公式A+=1，将两项合并为一项。2.吸收法

利用公式A+AB=A，吸收掉多余的项。

3.消去法

利用公式A+=A+B，消去多余的因子。

4.配项法

利用公式A=A+A

5.消去冗余项法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ例1.6.1用公式法化简：

F=AB+解：

利用卡诺图化简逻辑函数的方法称为逻辑函数的卡诺图化简法。根本原理就是具有相邻性的最小项可以合并，消去不同的因子。、卡诺图化简法〔1〕任何两个〔2n个〕标1的相邻最小项，可以合并为一项，并消去一个变量〔2〕任何4个〔22个〕标1的相邻最小项，可以合并为一项，并消去2个变量。ＡＤＢＤＢＤＢＤ〔3〕任何8个〔23个〕标1的相邻最小项，可以合并为一项，并消去3个变量。ＤＢ

小结：相邻最小项的数目必须为个才能合并为一项，并消去个变量。包含的最小项数目越多，即由这些最小项所形成的圈越大，消去的变量也就越多，从而所得到的逻辑表达式就越简单。●用卡诺图化简法求最简与或表达式的步骤是：

(1)画出函数的卡诺图；(2)合并相邻最小项；(3)写出最简与或表达式。例1.6.2用卡诺图化简法求逻辑函数F(A,B,C)=∑〔1,2,3,6,7)最简与或表达式。解：1.画出该函数的卡诺图。2.得到最简与或表达式：F(A,B,C,D)=F=？例1.7.3用卡诺图化简函数(1)列出逻辑函数的最小项表达式，由最小项表达式确定变量的个数，并画出最小项表达式对应的卡诺图。(2)按照2k个方格来组合即圈内的1格数必须为1，2，4，8等〕，圈的面积越大越好。因为圈越大，可消去的变量就越多，与项中的变量就越少。(3)每个圈应至少包含一个新的1格，否那么这个圈是多余的。(4)卡诺图化简得到的最简与或式不一定是惟一的。在用卡诺图化简时最关键的是画圈这一步。化简时应注意以下几个问题:实际应用中经常会遇到这样的问题，对于变量的某些取值，根本不会出现。例如，某逻辑电路的输入为8421BCD码，显然信息中有6个变量组合〔1010～1111〕是不使用的，这些变量取值所对应的最小项称为约束项。电路正常工作，这些约束项决不会出现，那么与这些约束项对应的输出是什么，也就无所谓了，可以假定为1，也可以假定为0称之为任意项。约束项、任意项统称为无关项。、具有无关项的逻辑函数极其化简

●约束项、任意项和逻辑函数式中的无关项

化简具有无关项的逻辑函数时，无关项在逻辑函数表达式中用d(…)表示。无关项在真值表或卡诺图中用×表示。例1用卡诺图化简逻辑函数F(A,B,C,D)=∑m(1,3,7,11,15)+∑d(0,2,9)。解：该逻辑函数的卡诺图如下图。〔1〕〔2〕〔3〕作业：１.１，１.３，１.９，１.１５，１.２０，１.２５本章小结1.数字信号在时间上和数值上均是离散的。2.数字电路中用高电平和低电平分别来表示逻辑1和逻辑0，它和二进制数中的0和1正好对应。因此，数字系统中常用二进制数来表示数据。3.常用BCD码有8421码、242l码、542l码、余3码等，其中842l码使用最广泛。4.逻辑运算中的三种根本运算是与、或、非运算。5.常用的逻辑函数表示方法有真值表、函数表达式、逻辑图等，它们之间可以任意地相互转换。6.逻辑函数的化简方法。第二章硬件描述语言VHDL学习要点VHDL的主要构件数据类型和运算行为和结构描述2.1概述

VHDL是一种标准化的硬件描述语言，它支持系统级、存放器级和门级三个不同层次的设计。在数字系统从顶到底设计过程中，都可利用者同一硬件描述语言进行设计、模拟和存档。组合电路传统的设计方法的有逻辑命题、列真值表、化简逻辑函数到画逻辑电路图。假设设计的数字系统比较复杂，以上每一步都时候繁琐的工作，设计者对所作设计是否正确不易了解，与其它人员互相交流也不方便。为了便于利用计算机进行数字系统辅助设计，便于交流和存档，已开发出了各种硬件描述语言。VHDL的主要优点是：2.2VHDL的主要构件1.实体实体〔Entity〕说明:描述设计实体的外部接口信号。实体的一般格式：ENTITY实体名IS[PORT(端口表)；]实体说明局部;[BIGIN实体语句局部；]END[ENTITY]实体名；例2.1或门的实体ENTITYorgateISPROT(a,b:INBIT;z:OUTBIT);ENTorgate实体局部的大写单词ENTITY、IS、OUT和END为关键字。VHDL本身不区分大小写，但为了程序清楚起见，本章都用大写表示。端口信息描述了信号的流向、最常用的是输入和输出类型。BIT表示信号的数据类型为位，除此之外，他们还可以是整数、实数、无符号数、物理以及数据类型组成的记录和数组集合等。2.结构体电路描述局部称之为结构体，它用于描述设计单元内部的行为、元件及连接关系。结构体定义出实体的功能，一个实体可以对应多个结构体，每个结构体代表该硬件的某一方面特性，例如行为特性或结构特性。每一特性的描述，又由于其层次、实现方法不同形成多个结构体。结构体的一般格式为：ARCHITECTURE结构体名OF实体名IS[定义语句];(内部信号，常数，数据类型，函数定义等)BEGIN[并行处理语句]；END结构体名；例2.2或门的结构体ARTHITECTURE

b ehaveOForgateISBEGINor_fune:PROCESS(a,b)BEGINIF(a=‘1’orb=‘1’)THENZ<=‘1’；ELSEZ<=‘0’；ENDIFl;ENDPROCESSor_fune;ENDbehave;

VHDL主要采取一下两种描述方式：

〔1〕行为描述：描述该设计单元的功能。主要使用函数、过程和进程语句，以算法形式描述数据的交换和传送。〔2〕结构描述：描述该单元的硬件结构,即该电路是如何构成的。主要使用配置指定语句及元件理化语句描述元件的类型及互连关系。3.程序包程序包〔PACKAGE〕是一种是包体中元件、子程序、公用数据类型和说明等其它设计单元可调用的设计单元。程序包包括程序包说明和程序包体。程序包说明为程序包定义接口，声明包中的类型、元件、子程序和说明，类似于实体ENTITY;程序包体规定程序的实际功能，存放元件和子程序等具体实现，类似于结构体ARCHITECTURE。4.库库〔LIBRARY〕是用来存放可编译的设计单元的地方。可以放置假设干个程序包。 VHDL 语言库分为设计库和资源库。2.3数据类型和运算VHDL硬件描述语言中有三类对象：信号、变量和常量。一个信号和变量可以被赋予一系列的值，但一个常量只能被赋予一次值。变量于信号不同，分配给信号的值必须经过一定的时间演示后才能成为当前值，而分配给变量的值立即成为当前值。信号与硬件中的“连线〞相对应，而变量在硬件中无对应物。数据类型大体分为标量型和复合型。标量型只具有单一的值。这个无法在分解，标量类型的值可以按某一个尺度排序。标量型中主要有实数型、整数型、枚举型和物理型、复合型式有标量组成的数组或记录，其中含有多个值。1.标量数据类型标量数据类型是一种根本的数据类型，它包括有：字符、为、布尔量、实数、整数、物理单位和枚举等。类型说明的一般形式是：TYPE类型名IS类型定义一个字符放入但单引号中就定义了一个字符:‘x’,字符可以是a～z中任一个字符、0～9中数字和特殊字符等等。例2.3枚举类型举例TYPEmy_stateIS(reset,rw_cycle,int_cycle)；……SIGNALstate:my_state；……state<=reset;OKstate<=“00〞；ERR2.复合数据类型复合类型的值可以分解为更细微的值。有两种复合类型：记录和数组。记录是异构复合类型，也就是说，记录的元素可以是不同的类型。一个记录类型的定义规定了一个或多个元素，每个元素具有不同的名字，并且可任意具有不同类型。例2.4复合类型举例TYPEInstructionISRECORDOpcode_field;Opcode;Opcode_1:address;Opcode_2:address;ENDRECORD;2.4行为和结构描述要描述数字系统的行为，必然要涉及并行关系和顺序关系，VHDL通过进程〔PROCESS〕来解决这个矛盾。VHDL在两个层次上定义了数字系统是行为；顺序〔Sequential〕和并发层。顺序层就是在每一个进程中用顺序语句规定它一步一步的行为；并发层就是定义这些进程互相的关系，特别是它们之间的信息传递问题。进程就是VHDL中最主要的并发语句，是联系时序层和并发层的一种纽带，并发曾是VHDL可以在同一模拟时间运行许多不同的进程。1.进程进程〔PROCESS〕作为行为描述构造体中的一局部，它用时序语句，描述了硬件的行为。进程本身作为一并发语句，用来定义本进程的作用范围，描述了进程被激活后要执行的行为。进程每部可以使用变量。进程句法的一般形式为：[进程名]PROCESS[敏感信号表]变量说明语句；BEGIN顺序说明语句；ENDPROCESS[进程名]；2.并发行为用硬件描述语言VHDL所设计的电子系统实际工作时是并行操作，所以系统中的元件在模拟时间上应该是同时运行。并发语句就是用来表示这种并发行为的。VHDL语言中电路描述局部〔ARCHITECTURE〕中的语句都是并行的，在字面上的顺序并不代表他们的执行顺序。3.VHDL的行为描述为描述是一种抽象的描述，它不具体对应电路的实现，是用算法来对单元的功能进行描述。本章小结1.VHDL程序包含的各个局部2.VHDL的硬件的描述语言第三章集成逻辑门电路正逻辑负逻辑二极管与三极管的开关特性根本逻辑门电路TTL逻辑门电路的逻辑功能和电气特性TTL门电路的其他类型CMOS门电路集成逻辑门电路的应用学习要点概述门电路：实现基本逻辑运算和复合逻辑运算的单元电路。高、低电平用0、1两种逻辑状态表示。正逻辑--高电平表示为：“1”，低电平表示为：“0”负逻辑--高电平表示为：“0”，低电平表示为：“1”

3.1二极管与三极管的开关特性

(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极管相当于一个闭合的开关。

二极管的开关特性

可见，二极管在电路中表现为一个受外加电压vi控制的开关。当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的变化在“开〞态与“关〞态之间转换。这个转换过程就是二极管开关的动态特性。

(2)加反向电压VR时，二极管截止，反向电流IS可忽略。二极管相当于一个断开的开关。

3.1.2三极管的开关特性1．三极管的三种工作状态〔1〕截止状态：当VI小于三极管发射结死区电压时，IB＝ICBO≈0，IC＝ICEO≈0，VCE≈VCC，三极管工作在截止区，对应图〔b〕中的A点。三极管工作在截止状态的条件为：发射结反偏或小于死区电压。此时，假设调节Rb↓，那么IB↑，IC↑，VCE↓，工作点沿着负载线由A点→B点→C点→D点向上移动。在此期间，三极管工作在放大区，其特点为IC＝βIB。三极管工作在放大状态的条件为：发射结正偏，集电结反偏〔2〕放大状态：当VI为正值且大于死区电压时，三极管导通。有假设再减小Rb，IB会继续增加，但IC已接近于最大值VCC/RC，不会再增加，三极管进入饱和状态。饱和时的VCE电压称为饱和压降VCES，其典型值为：VCES≈0.3V。三极管工作在饱和状态的电流条件为：IB＞IBS电压条件为：集电结和发射结均正偏。〔3〕饱和状态：保持VI不变，继续减小Rb，当VCE＝0.7V时，集电结变为零偏，称为临界饱和状态，对应图〔b〕中的E点。此时的集电极电流称为集电极饱和电流，用ICS表示，基极电流称为基极临界饱和电流，用IBS表示，有:解：〔1〕根据饱和条件IB＞IBS解题。〔2〕将RC改为6.8kW，重复以上计算。〔+12V〕∵IB＞IBS∴三极管饱和。

〔2〕IB不变，仍为0.023mA∵IB＜IBS∴三极管处在放大状态。

例1电路及参数如下图，设输入电压VI=3V，三极管的VBE=0.7V。〔1〕假设β＝60，试判断三极管是否饱和，并求出IC和VO的值。由上例可见，Rb、RC、β等参数都能决定三极管饱和。该电路的那么饱和条件可写为：即在VI一定〔要保证发射结正偏〕和VCC一定的条件下，Rb越小，β越大，RC越大，三极管越容易饱和。在数字电路中总是合理地选择这几个参数，使三极管在导通时为饱和导通。

IBS≈0.029mA∵IB＞IBS∴三极管饱和。

＞

〔3〕将RC改为6.8kW，再将Rb改为60kW，重复以上计算。

与门电路

3.2TTL集成逻辑门或门电路

三极管非门电路二极管与门和或门电路的缺点〔1〕在多个门串接使用时，会出现低电平偏离标准数值的情况。〔2〕负载能力差解决方法：

将二极管与门〔或门〕电路和三极管非门电路组合起来。1．TTL与非门的根本结构3.2.1TTL与非门的内部结构及工作原理2．TTL与非门的逻辑关系〔1〕输入全为高电平3.6V时。T2、T3导通，VB1=0.7×3=2.1〔V〕，由于T3饱和导通，输出电压为：VO=VCES3≈0.3V这时T2也饱和导通，故有VC2=VE2+VCE2=1V。使T4和二极管D都截止。实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。〔2〕输入有低电平0.3V时：该发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过RC2的电流较小，可以忽略，所以VB4≈VCC=5V，使T4和D导通，那么有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6〔V〕实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。综合上述两种情况，该电路满足与非的逻辑功能，即：3、TTL与非门的电压传输特性Vo=f〔Vi〕〔3〕关门电平电压VOFF——是指输出电压下降到VOH〔min〕时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL〔max〕表示。产品规定VIL〔max〕=0.8V。〔1〕输出高电平电压VOH——在正逻辑体制中代表逻辑“1〞的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH〔min〕=2.4V。〔2〕输出低电平电压VOL——在正逻辑体制中代表逻辑“0〞的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL〔max〕=0.4V。〔5〕阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。近似地：Vth≈VOFF≈VON即Vi＜Vth，与非门关门，输出高电平；Vi＞Vth，与非门开门，输出低电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。〔4〕开门电平电压VON——是指输出电压下降到VOL〔max〕时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH〔min〕表示。产品规定：VIH〔min〕=2V。4、输入端的噪声容限低电平噪声容限VNL＝VOFF-VOL〔max〕＝0.8V-0.4V＝0.4V高电平噪声容限VNH＝VOH〔min〕-VON＝2.4V-2.0V＝0.4VTTL门电路的输出上下电平不是一个值，而是一个范围。同样，它的输入上下电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。3.2.2TTL与非门的外特性及有关参数TTL与非门输入特性〔1〕采用多发射极三极管加快了存储电荷的消散过程。1．输入低电平电流IIL与输入高电平电流IIH

〔1〕输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。可以算出：产品规定IIL＜1.6mA。〔2〕输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。

①寄生三极管效应：如图〔a〕所示。这时IIH=βPIB1，βP为寄生三极管的电流放大系数。由于βp和βi的值都远小于1，所以IIH的数值比较小，产品规定：IIH＜40uA。②倒置的放大状态：如图〔b〕所示。这时IIH=βiIB1，βi为倒置放大的电流放大系数。2.TTL与非门输出特性采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。〔1〕灌电流负载2．带负载能力NOL称为输出低电平时的扇出系数。当驱动门输出低电平时，电流从负载门灌入驱动门。当负载门的个数增加，灌电流增大，会使T3脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出:〔2〕拉电流负载。

NOH称为输出高电平时的扇出系数。产品规定IOH=0.4mA。由此可得出：

当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。TTL与非门传输延迟时间tpd导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即

一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。TTL与非门举例——74007400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如下图。3.2.3TTL门电路的其他类型1．非门2．或非门

3．与或非门

在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。为此，专门生产了一种可以进行线与的门电路——集电极开路门。4．集电极开路门〔OC门〕OC门主要有以下几方面的应用：〔1〕实现线与。电路如右图所示，逻辑关系为:

(2)实现电平转换。如图示，可使输出〔3〕用做驱动器。如图是用来驱动发光二极管的电路。〔1〕当输出高电平时，RP不能太大。RP为最大值时要保证输出电压为VOH〔min〕，由OC门进行线与时，外接上拉电阻RP的选择：得：〔2〕当输出低电平时，RP不能太小。RP为最小值时要保证输出电压为VOL〔max〕，由所以：RP〔min〕＜RP＜RP〔max〕〔1〕三态输出门的结构及工作原理。当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。5．三态输出门三态门在计算机总线结构中有着广泛的应用。〔a〕组成单向总线，实现信号的分时单向传送.〔b〕组成双向总线，实现信号的分时双向传送。〔2〕三态门的应用5．74LS系列——为低功耗肖特基系列。6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。TTL集成逻辑门电路系列简介1．74系列——为TTL集成电路的早期产品，属中速TTL器件。2．74L系列——为低功耗TTL系列，又称LTTL系列。3．74H系列——为高速TTL系列。4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。所以输出为低电平。一、NMOS门电路1．NMOS非门3.3CMOS集成门电路逻辑关系：〔设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2〕〔1〕当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为：

〔2〕当输入Vi为低电平0V时，T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。所以电路实现了非逻辑。2．NMOS门电路〔1〕与非门〔2〕或非门1．逻辑关系：〔设VDD＞〔VTN+|VTP|〕，且VTN=|VTP|〕〔1〕当Vi=0V时，TN截止，TP导通。输出VO≈VDD。〔2〕当Vi=VDD时，TN导通，TP截止，输出VO≈0V。二、CMOS非门1、CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。〔1〕当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。〔2〕当2V＜Vi＜5V，TN工作在饱和区，TP工作在可变电阻区。〔3〕当Vi=5V，两管都工作在饱和区，Vo=〔VDD/2〕=5V。〔4〕当5V＜Vi＜8V，TP工作在饱和区，TN工作在可变电阻区。〔5〕当Vi＞8V，TP截止，TN导通，输出Vo=0V。可见：CMOS门电路的阈值电压Vth=VDD/22．电压传输特性：〔设:VDD=10V，VTN=|VTP|=2V〕3．工作速度由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。三、其他的CMOS门电路1．CMOS或非门电路带缓冲级的门电路为了稳定输出上下电平，可在输入输出端分别加反相器作缓冲级。以下图所示为带缓冲级的二输入端与非门电路。L=后级为与或非门，经过逻辑变换，可得：2．CMOS异或门电路由两级组成，前级为或非门，输出为当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。3．CMOS三态门工作原理：当EN=0时，TP2和TN2同时导通，为正常的非门，输出4．CMOS传输门工作原理：〔设两管的开启电压VTN=|VTP|〕〔1〕当C接高电平VDD，接低电平0V时，假设Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。〔2〕当C接低电平0V，接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。1．CMOS逻辑门电路的系列〔1〕根本的CMOS——4000系列。〔2〕高速的CMOS——HC系列。〔3〕与TTL兼容的高速CMOS——HCT系列。2．CMOS逻辑门电路主要参数的特点〔1〕VOH〔min〕=0.9VDD；VOL〔max〕=0.01VDD。所以CMOS门电路的逻辑摆幅〔即上下电平之差〕较大。〔2〕阈值电压Vth约为VDD/2。〔3〕CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。〔4〕CMOS电路的功耗很小，一般小于1mW/门；〔5〕因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。四、CMOS逻辑门电路的系列及主要参数两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的上下电平和足够的输入电流，即要满足以下条件：驱动门的VOH〔min〕≥负载门的VIH〔min〕驱动门的VOL〔max〕≤负载门的VIL〔max〕驱动门的IOH〔max〕≥负载门的IIH〔总〕驱动门的IOL〔max〕≥负载门的IIL〔总〕3.4逻辑门电路使用中的几个实际问题的应用

一、TTL与CMOS器件之间的接口问题〔b〕用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。二、TTL和CMOS电路带负载时的接口问题1．对于电流较小、电平能够匹配的负载可以直接驱动。〔a〕用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百W的限流电阻即可。

2．带大电流负载〔a〕可将同一芯片上的多个门并联作为驱动器，如图〔a〕所示。〔b〕也可在门电路输出端接三极管，以提高负载能力，如图〔b〕所示。〔2〕对于或非门及或门，多余输入端应接低电平，比方直接接地；也可以与有用的输入端并联使用。三、多余输入端的处理〔1〕对于与非门及与门，多余输入端应接高电平，比方直接接电源正端，或通过一个上拉电阻〔1～3kW〕接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。2．任一条线一端上的小圆圈移到另一端，其逻辑关系不变。1．逻辑图任中一条线的两端同时加上或消去小圆圈，其逻辑关系不变。本章作业:2.12.42.72.152.212.23

1．最简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的根底。2．目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。3．TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，除了有实现各种根本逻辑功能的门电路以外，还有集电极开路门和三态门。本章小结5．为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。4．MOS集成电路常用的是两种结构。一种是NMOS门电路，另一类是CMOS门电路。与TTL门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与TTL接近，已成为数字集成电路的开展方向。组合逻辑电路的特点组合逻辑电路的分析方法和设计方法编码器、译码器和数据选择器加法器和比较器竞争—冒险现象掌握常见集成电路工作原理和使用方法第四章组合逻辑电路学习要点4.1概述一.组合逻辑电路的特点:

根据逻辑功能的不同,数字电路分为两大类:一类是组合逻辑电路,另一类是时序逻辑电路。

在组合电路中,任意时刻的输出仅取决于该时刻的输入，与电路的原始状态无关。在时序电路中,任意时刻的输出不仅取决于该时刻的输入，而且与该时刻之前电路的状态有关。二.逻辑功能的描述:

可以用逻辑图、函数表达式或真值表的形式来表示逻辑功能。4.2门级组合逻辑电路的分析和设计

逻辑电路的分析就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。

4.2.1分析方法

分析步骤：

写出逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。例1分析如图4.1所示组合逻辑电路的功能。

〔2〕化简〔3〕真值表如表3.1所示图4.1例1的逻辑电路解：〔1〕表达式

表4.1例1的真值表ABCY00000101001110010111011100010111例2分析如图4.2所示组合逻辑电路的功能。解：图4.2例2的逻辑电路功能：输入两个或者两个以上的1(或0),输出Y为1(或0),可作为多数表决电路使用。

(1)写出如下逻辑表达式〔2〕化简〔3〕确定逻辑功能:从逻辑表达式可以看出，电路具有“异或〞功能。4.2.2设计方法

①所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。②满足速度要求，应使级数尽量少，以减少门电路的延迟。③功耗小，工作稳定可靠。设计时主要考虑的问题：

④根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。组合逻辑电路设计步骤

①逻辑抽象。确定输入、输出变量；0、1两种状态分别对输入、输出变量进行逻辑赋值，再根据输出与输入的逻辑关系列出真值表。②选择器件类型。根据要求和器件功能决定。例如，中选用MSI器件设计电路时，对于多输出函数来说，选用译码器方便，而对单输出函数来说，那么选用数据选择器方便。

③根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。当采用SSI集成门设计时，应将逻辑函数表达式化简，并变换为与门电路相对应的最简式。列出真值表→写出逻辑表达式→逻辑化简和变换→画出逻辑图

组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实现。归纳：组合逻辑电路的设计步骤解：〔1〕输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习,1表示上自习,０表示不上自习；输出变量Ｙ、Ｇ分别表示大教室、小教室的灯是否亮,１表示亮,０表示灭.

例3有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：(1)一个班学生上自习，开小教室的灯。(2)两个班上自习，开大教室的灯。(3)三个班上自习，两教室均开灯。〔2〕列真值表：如表4.3所示。表4.3真值表ABCYG0000010100111001011101110001011001101011〔3〕写表达式并化简:〔4〕画逻辑图:与或逻辑表达式画出逻辑图；再画出用与非门实现的逻辑图。图4.3例3的逻辑图

(a)直接实现；(b)用与非门实现4.3编码器和译码器4.3.1编码器编码：将特定含义的输入信号〔文字、数字、符号〕转换成二进制代码的过程。编码器：实现编码操作的数字电路。编码器分类：按编码方式不同，分普通编码器和优先编码器;按照输出代码的不同，分二进制编码器和非二进制编码器。1.二进制编码器输入信号的个数N与输出变量的位数n满足Ｎ＝２n要求输入的N个信号是互相排斥的，称为Ｎ线——n线编码器〔如４/２线编码器〕〔２〕列编码表：IiY1Y0I0I1I2I3

00011011

例5设计一个4线—2线的编码器。解：〔１〕确定输入、输出变量个数:由题意知输入为四个信息，输出为Y0、Y1〔４〕画编码器电路如图4.4所示。图4.44线—2线编码器〔３〕化简：2.非二进制编码器(如二—十进制编码器)二—十进制编码器是指用四位二进制代码表示一位十进制数的编码电路〔１0线—４线编码器〕。同学自己设计〔列真值表，写表达式，画逻辑图〕各输出逻辑函数式为:

最常见是8421BCD码编码器，输入信号I0～I9代表0～9共10个十进制信号，输出信号Y0～Y3为相应二进制代码。

3.优先编码器

优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。

〔２〕列真值表:真值表如下所示。

表4.3例5的真值表输入输出ABCY1Y21××01×001000110〔３〕写逻辑表达式〔４〕画优先编码器逻辑图如图4.5所示。图4.5例5的优先编码逻辑图优先编码器74LS148的扩展

用74LS148优先编码器可以多级连接进行扩展功能,如用两块74LS148可以扩展成为一个16线4线优先编码器,如图4.6所示。

图4.616线—4线优先编码器根据图3.6进行分析可以看出,高位片S1=0允许对输入I8～I15编码，YS1=1，S2=1，那么高位片编码，低位片禁止编码。但假设I8～I15都是高电平，即均无编码请求，那么YS1=0允许低位片对输入I0～I7编码。显然，高位片的编码级别优先于低位片。优先编码器74LS148的应用举例计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键〔回车、空格〕等编成一系列的七位二进制数码，送到计算机的中央处理单CPU，然后再进行处理、存储、输出到显示器或打印机上。4.3.2译码器

译码是编码的逆过程，即将每一组输入二进制代码“翻译〞成为一个特定的输出信号。实现译码功能的数字电路称为译码器。译码器分为变量译码器和显示译码器。变量译码器有二进制译码器和非二进制译器。显示译码器按显示材料分为荧光、发光二极管译码器、液晶显示译码器;按显示内容分为文字、数字、符号译码器。1.二进制译码器〔变量译码器〕常用的有：TTL系列中的54/74HC138、54/74LS138；CMOS系列中的54/74HC138、54/74HCT138等。图3.7所示为74LS138的符号图、管脚图，其逻辑功能表如表4.4所示。图4.774LS138符号图和管脚图

(a)符号图;(b)管脚图表4.474LS138译码器功能表

输入

输出E1E2B+E2AA2A1A0×10×1010101010101010××××××000001010011100101110111111111111111111111111110111111011111101111110111111011111101111110111111011111112.非二进制译码器

如二-十进制译码器。常用型号有:TTL系列的54/7442、54/74LS42和CMOS系列中54/74HC42、54/74HCT42等。图3.8所示为74LS42的符号图和管脚图。该译码器有A0～A3四个输入端,Y0～Y9共10个输出端,简称4线-10线译码器。74LS42的逻辑功能表如表4.5所示。由功能表4.4可知，它能译出三个输入变量的全部状态。该译码器设置了E1，E2A，E2B三个使能输入端,当E1为1且E2A和E2B均为0时,译码器处于工作状态，否那么译码器不工作。图4.874LS42二十进制译码器

(a)符号图;〔b〕管脚图

表4.574LS42二--十进制译码器功能表

输入

输出

A3A2A1A0

0000000100100011010001010110011110001001

1111111110111111110111111110111111110111111110111111110111111110111111110111111110111111110111111111

由表4.5知，Y0输出为Y0=当A3A2A1A0=0000时，输出Y0=0。它对应的十进制数为0。其余输出依次类推。

显示译码器常见的是数字显示电路,它通常由译码器、驱动器和显示器等局部组成。1)显示器件数码显示器按显示方式有分段式、字形重叠式、点阵式。七段显示器应用最普遍。它有共阳极和共阴极两种接法。共阳极接法(图4.9(c))是各发光二极管阳极相接，对应极接低电平时亮。图4.9(b)所示为发光二极管的共阴极接法，共阴极接法是各发光二极管的阴极相接，对应极接高电平时亮。4.3.3.BCD-七段显示译码器

图4.9半导体显示器

〔a〕管脚排列图;(b)共阴极接线图;(c)共阳级接线图

图4.10七段数字显示器发光段组合图

如图4.11为显示译码器74LS48的管脚排列图，表4.7所示为74LS48的逻辑功能表，它有三个辅助控制端图4.1174LS48的符号图和管脚排列图

表4.774LS48显示译码器的功能表输入输出字型

A3A2A1A0

abcdefg11111111111×××××××××000000001100001111000011001100010101010111111111111011010111111110011111011111111011011010101000101010001110110011111011

输入

输出字型

A3A2A1A0abcdefg111111×10×××××××0×111111×0×001111×0×110011×0×010101×0×1111110010001000010010000010100000010100000011000100010011100011111100011.译码器实现函数例6用一个3线-8线译码器实现函数解如表4·8所示，当E1接+5V,E2A和E2B接地时。得到对应个输入端的输出Y：

译码器的应用将输入变量A、B、C分别代替A2、A1、A0,那么可到函数:可见，用3线-8线译码器再加上一个与非门就可实现函数Y，其逻辑图如下图.例7:用两片74LS138实现一个4线-16线译码器。解:利用译码器的使能端作为高位输入端如图4.13所示,当A3=0时,低位片74LS138工作，对输入A3、A2、A1、A0进行译码，复原出Y0～Y7,那么高位禁止工作；当A3=1时，高位片74LS138工作，复原出Y8～Y15，而低位片禁止工作。图4.12例7的连接图2.译码器的扩展

4.4.1多路选择器

１.数据选择器的功能：从多路输入中选择一路输出。根据输入端的个数分为四选一、八选一等等。其功能如图3.13所示的单刀多掷开关。

图3.13数据选择器示意图

数据选择器由地址端、控制端、数据输入端和使能信号端组成。4.4多路选择器和多路分配器&≥111101D1D0D2D3Y四选一A1A0ED0D1D2D3(a)(b)Y

图4.14四选一数据选择器

(a)逻辑图;(b)符号图

A0A1