IP设计与验证技术 讲义

IP设计与验证技术

2021-2021秋学Agenda一、绪论二、总线技术三、APB总线和基于APB总线的IP设计四、Avalon总线和基于Avalon总线的IP设计2021-2021秋学第1章绪论一、Introduction二、IPReuse三、IPUsable2021-2021秋学年代199719992001200320062009工艺(nm)25018015013010070晶体管11M21M40M76M200M520M面积(mm2)300340385430520620时钟(MHz)75012001400160020002500金属层66-7777-88-9电压(v)2.151.651.351.351.050.75线长(m)820148020002840514010000Buffers/片5k25k40k54k230k797k集成电路工艺的开展态势第1章绪论一、Introduction2021-2021秋学SystemOnaChip

Logic(CPU,DSP)Memory(SRAM,ROM,EPROM,FeRAM,MRAM,DRAM)AnalogorMixedSignal(DAC,ADC)MEMSOptoelectronicFunctionSoC2021-2021秋学SoCexample:

PDAControllerLCDMemoryVGAMemoryRAMDACPLLsAudioDACADCARM720TCorePiccoloDSPUARTsTimerIrDALCDControllerVGAControllerPCMCIARTCUSBPMUINTCSDRAMCtr’lDMAKBDBUSCtr’l

Technology:0.35um1P3MChipSize:9.37X9.37mm2

ARM7201basedGateCount:500KgatesApplication:DataTerminals,PDA,CNS,WebPhone2021-2021秋学C1:由于芯片集成度指数级增长引起的复杂性----更多的器件----更大的功耗----异种器件、部件或电路的集成C2:由于特征尺寸指数级减小引起的复杂性----互连线延迟----耦合噪声-----EMIC3:嵌入处理器----软硬件协同设计----

嵌入OS和应用软件More&morecomplexHWMorecomplexEmbeddedSWApplications设计复杂性

C1xC2xC3SOC设计的复杂性2021-2021秋学Source:2002CollettInternationalResearch,Inc.Firstsiliconsuccess199920022004100%39%44%48%NorthAmericaRe-spinStatisticsSoC’sRequiringOneormorere-spins:61%WhyIsSoDifficultDesignSoC?2021-2021秋学OnekeytosuccessfulSoCdesignistohavealibraryofreusablecomponentsfromwhichtobuildthedesign.ReusableIP的必要性2021-2021秋学 IPDefine:为满足TTM的要求SoC的设计要采用新的设计方法学来提高设计效率。目前多采用基于平台的设计方法，用已设计好的模块来集成，这些模块就称为IP(IntellectualProperty)核。IP的可用性IP的复用性2021-2021秋学By200580%ofaSoCWillConsistof

Pre-designedIPBlocksPredesignedBlocksasaPercentofSoCs50%80%95%200020052021Source:Dataquest,2000MostofthecircuitryinSoCs

willbeacquired,notdesignedIn-houseIP3rdPartyIPCustomerDesignedUsing

FoundationBuilding

Blocks2021-2021秋学IP分类软核〔SoftIP〕

软核以可综合的HDL的形式交付的，具有更灵活的优点和在性能〔时序，面积，功耗〕方面不可预测的缺点。软核增加了知识产权保护的风险，因为使用者需要RTL源代码。固核〔FirmIP〕

硬核〔HardIP〕

已经进行了功耗，尺寸和性能的优化并映射到一个特定的工艺，通常以GDSII的形式交付。它们具有更可预测的优点，但是由于工艺相关性，因此有更少的灵活性和可移植性。因为版权保护并且不需要RTL代码，保护硬核的能力更好一些。2021-2021秋学IP来源来源一：芯片设计公司的自身积累

传统Fabless设计公司在多年的芯片设计中往往有自身的技术专长，如Intel的处理器技术、TI的DSP技术、Motorola的嵌入式MCU技术、Trident的Graphics技术等。这些技术成功地开发了系列芯片，并在产品系列开展过程中确立了设计重用的原那么，一些成功设计成果的可重用局部经屡次验证和完善形成了IP。这些IP往往是硬核，如果这类硬核作为可提供给其他芯片设计公司使用的IP，就成了商品化的IP。2021-2021秋学IP来源来源二：Foundry的积累Foundry厂商是没有自身芯片产品的芯片代加工厂，但Foundry厂商为了吸引更多的芯片设计公司投片，往往设立后端设计队伍，来配合后端设计能力较弱的芯片设计公司开展布局布线工作。这支设计队伍也积累了一定的芯片设计经验，并积累了少量的IP(主要是Memory、EEPROM和FlashMemory等)，这些IP可以被需要集成或愿意在该Foundry流片的公司采用。此外，IP专职供给商与主要的Foundry厂商有长期的合作关系，经过投片验证的IP可由Foundry厂向用户提供，IP专职供给商从中提取一定利润。2021-2021秋学IP来源来源三：专业IP公司这是20世纪90年代中期兴起的，迎接SoC时代到来的设计公司。这类公司的特点是已经认识到将自身多年积累的IP资源转化成商品的商业价值，因此，它们不仅提供已经成熟的IP，同时针对当前的技术热点、难点开发芯片设计市场急需的IP核。它们提供的IP同样有硬核、固核、软核之分，但通过与Foundry厂合作，及时对所开发的IP核进行流片验证是IP硬核供给商的通行做法，这也是IP核及早面市的必要措施。

2021-2021秋学IP来源来源三：专业IP公司ARM、Motorola、MIPS是提供嵌入式MCUIP核的主要专业公司；LEDA是模拟、混合信号IP硬核的最主要供给商，它同时还针对当前通信市场的需求开发并提供宽带应用、蓝牙和光通信(SONET/SDH)的IP核。上述这些公司都是当今芯片设计行业中专业IP供给商的代表。这些专业IP供给商的业务重点是开发IP核，对于进入自身所不熟悉的地区，那么往往通过与当地的芯片设计效劳公司结成合作伙伴或战略联盟来实现。2021-2021秋学IP来源来源四：EDA厂商在美国，EDA厂家也是提供IP资源的一个主要渠道，占到IP交易量的10%左右。主要的EDA厂商为了提供更适合SoC设计的平台，在其工具中集成了各类IP核以方便用户的IP嵌入设计，这些IP核根本是以软核形式出现。EDA厂商也并不直接设计开发IP核，而是与一些提供IP软核的设计公司合作，提供一种集成IP核的设计环境。

由于集成的IP核多为软核，用户还要对这些软核做综合、时序分析、验证等工作，对用户的"及时上市"要求没有本质性改善，在IP核的支持、效劳方面也存在诸多不便。因此，在国内的EDA厂家目前仍以经营EDA工具为主，从人员配备上讲，几乎没有提供IP资源的效劳力量。2021-2021秋学IP来源来源五：设计效劳公司我国台湾较有名的芯片设计效劳公司有创意电子、智原科技等，它们除了积累了一定自己的IP硬核外，还与专业IP供给商，如ARM结成合作伙伴向用户提供更丰富的IP资源。祖国大陆的芯片设计效劳公司有泰鼎(上海)，目前可为用户提供300多种IP硬核，涉及高速数字逻辑、I/O模块、模拟、混合信号、RF等领域。目前，国内还没有像国外那种专门设计IP硬核的公司，芯片设计公司的成功设计还不能被称为IP。但国内已经有专门提供软核的公司，以RTL形式提供给用户。2021-2021秋学第1章绪论一、Introduction二、IPReuse三、IPUsable2021-2021秋学IP重用对设计生产率的提高2021-2021秋学IPReuse软IP固IP硬IP验证IPSpec.文档功能验证文档IP开发与集成的功能验证分类标准提交什么？什么格式？满足性能？如何验证？费用多少？NeedCleanHand-of如何发布？如何包装？如何保护？属性描述、选择和转让格式标准2021-2021秋学IP产业面临的挑战Howtochoose？2021-2021秋学基于接口的设计灵活性&可移植性VC接口真正的“Mix&Match〞2021-2021秋学VCI接口协议标准VCI〔VirtualComponentInterface〕是定义一个通用接口，以便任何来源的IP都可以在芯片集成者的SoC内进行互连。按这种方式，IP就不再局限为被设计者一次使用。它们可以被反复重用。采用VCI作为自身接口的IP模块即可直接点对点地连接，也可通过带有VCI接口的总线进行互连。VCI的定义包括：一个请求响应协议一个传输请求响应的协议这些请求和响应的内容和编码2021-2021秋学VCI接口:forexample2021-2021秋学OCP接口协议标准OCP-IP接口标准OCP-IP的OCP标准，开发于2001年，2003年推出2.0版，有工具，有技术支持，目前OCP-IP的成员有110家左右。2021-2021秋学当各IP模块集成到SoC上时，原本IP边界上的I/O端口会嵌入到SoC内部，不能被芯片外界访问到，IP核失去了原本的可控制性和可观察性。如何通过SoC芯片的I/O端口访问到内部的IP核是一个必须解决的问题。必须进行IP核测试访问机制的研究。目前，VSIA和IEEE提出了一些解决方案和标准，如IEEE的P1500标准〔草案〕，VSIA测试访问体系结构〔TST21.0〕。IP核测试存取结构标准2021-2021秋学IP核质量标准

采用第三方提供的IP核，IP核的性能和可靠性如何保证，IP售主提供的验证方法和测试向量是否足够测试IP等问题，都是IP使用过程中必须考虑的。例如，要设计一个高质量的IP，在系统级就应考虑设计风格，时钟策略，复位方式，验证策略，可测性设计，低功耗设计等。

还有RTL级的代码编写质量，作为IP核的HDL代码的编写要具有可读性、可移植性和可综合性等。这些都是IP核质量标准应涉及的内容。IPProviderIPIntegrator2021-2021秋学

集成电路IP核标准体系

IP核质量评估标准

IP核接口设计标准

IP核交付使用文档标准/标准

IP核知识产权保护标准

集成电路IP核标准体系

IP核标准框架IP打包和集成自动化标准2021-2021秋学第1章绪论一、Introduction二、IPReuse三、IPUsable2021-2021秋学TheKeyofIPDesignIP开发工程管理ISO9000管理体系合理的ScheduleIP开发团队人员结构软件专业工程师〔VIP，验证〕微电子专业工程师(RTL,Circuit,Layout)IP开发流程统一的开发目录结构、统一的交付格式统一的文档标准2021-2021秋学SoftIPDesignFlow2021-2021秋学SoftIPDesignFlow-Docoment“FunctionalSpecification〞“DesignManual〞“VerificationManual〞“FunctionalVerification〞2021-2021秋学ProblemsonIPDesignRequiredcustomizework44%Hardtotest11%Hardtoimplementationflow7%SpecificError,Ambiguity,Missinterpretation43%Unabletomeetthespecification32%2021-2021秋学一个好的IP的要求Tosupportthebroadestrangeofapplications,andprovidethehighestreusebenefits,IPshouldhavethesefeatures:ConfigurabletomeettherequirementsofmanydifferentdesignsStandardinterfacesCompletesetofdeliverablestofacilitateintegrationintoachipdesign2021-2021秋学ConfigurabilityMostIPhastobeconfigurabletomeettheneedsofmanydifferentdesigns(andifitdoesn’tmeettheneedsofmanydifferentdesigns,itisnotworthinvestingmuchmoneytomakeitreusable).Forexample:(1)Processorsmayofferdifferentimplementationsofmultipliers,caches,andcachecontrollers.(2)InterfaceblockslikeUSBmaysupportmultipleconfigurations(low-speed,full-speed,high-speed)andmultipleinterfacesfordifferentphysicallayerinterfaces.(3)Busesandperipheralsmaysupportconfigurableaddressanddatabuswidths,arbitrationschemes,andinterruptcapability.ConfigurabilityiskeytotheusabilityofIP,butalsopossessgreatchallenges,sinceitmakesthecorehardertoverify.2021-2021秋学StandardInterfacesReusableIPshould,whereverpossible,adoptindustrystandardinterfacesratherthanuniqueorcore-specificinterfaces.ThismakesitpossibletointegratemanydifferentcoreswithouthavingtobuildcustominterfacesbetweentheIPandtherestofthechip.2021-2021秋学CompleteSetofDeliverablesSynthesizableRTL(encryptedorunencrypted)Verificationfileforverifyingthecorestand-aloneandforchip-levelverificationSynthesisscriptsDocumentation2021-2021秋学IP开发目录结构2021-2021秋学IPFunctionalSpecification文档简介外围接口特性存放器描述功能描述2021-2021秋学IPFunctionalVerification文档简介验证方案验证组件验证环境2021-2021秋学IP设计文档(DesignManual)简介微体系结构实现细节〔子模块描述〕补充说明2021-2021秋学IP验证平台开发指南概述验证平台结构层次结构编码规那么2021-2021秋学AMBAAHBArbitration&Decode

&MuxAMBAAPBAHB/APBBridgeAHBMaster/SlaveBFMAHBMonitorAPBMonitorAPBMaster/SlaveBFM3rdPartyIP3rdPartyIPDesign/VerificationPlatformApplicationSpecificLogicmPCPU/DSPHighSpeedPeripheralsE.g.,USB,PeripheralsE.g.,Timer,GPIO,UARTS,MemoryControllerRAMROMApplicationSpecificLogicRAMROM2021-2021秋学软IP开发、验证平台

AHBMBFMDUTBFMAHBSBFMTestRandomStimulusAutomatedTestStimulustohitCornerCasesExpectedResults

Checking自测试Ref.

ModelTransaction-LevelTestsAbstractionseparatestestfromdesigndetail可复用的标准接口ProtocolCheckingBehaviorSpecificationDUTRTL2021-2021秋学第2章总线技术一、总线分类二、总线技术的开展三、总线技术2021-2021秋学第2章总线技术一、总线分类1、为什么CPU和外设之间要使用总线呢？

如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准那么容易使不同设备间实现互连。2021-2021秋学第2章总线技术一、总线分类2、总线的分类按信息传送方向分类：单向总线双向总线。按信号线传送的内容分类：数据总线(传送数据)、地址总线(传送地址)

控制总线(传送控制信号)。按信号的传送形式：串行总线、并行总线。2021-2021秋学第2章总线技术一、总线分类2、总线的分类按总线在微机系统结构中所处的位置分类：(1)芯片总线(ChipBus,C-Bus)又称元件级总线，是把各种不同的芯片连接在一起构成特定功能的信息传输通路。(2)内部总线(InternalBus,I-Bus)又称母板总线、板间总线、传统意义上的系统总线，是微机系统中各插件(模块)之间的信息传输通路。例如CPU模块和存储器模块或I/O接口模块之间的传输通路。2021-2021秋学第2章总线技术一、总线分类2、总线的分类按总线在微机系统结构中所处的位置分类：(3)外部总线(ExternalBus,E-Bus)又称通信总线，是微机系统之间或微机系统与其他系统(仪器、仪表、控制装置等)之间信息传输的通路，如EIARS-232C、IEEE-488等。2021-2021秋学E-Bus设备Modem仪器仪器微型计算机控制部件寄存器组ALUC-Bus存储器I/O接口I/O接口存储器I-Bus三类总线在微机系统中的地位和关系2021-2021秋学第2章总线技术一、总线分类二、总线技术的开展三、总线技术2021-2021秋学为了充分发挥总线的作用，每个总线标准都必须有具体和明确的标准说明，通常包括如下几个方面的技术标准或特性：(1)机械特性：规定模块插件的机械尺寸，总线插头、插座的规格及位置等；(2)电气特性：规定总线信号的逻辑电平、噪声容限及负载能力等；(3)功能特性：给出各总线信号的名称及功能定义；(4)协议特性：对各总线信号的动作过程及时序关系进行说明。第2章总线技术二、总线技术的开展0、总线标准2021-2021秋学总线标准的产生通常有两种途径：(1)某计算机制造厂家(或公司)在研制本公司的微机系统时所采用的一种总线，由于其性能优越，得到用户普遍接受，逐渐形成一种被业界广泛支持和成认的事实上的总线标准。(2)在国际标准组织或机构主持下开发和制定的总线标准，公布后由厂家和用户使用。2021-2021秋学在微型机总线标准方面，推出比较早的是S-100总线。有趣的是，它是由业余计算机爱好者为早期的微型计算机而设计的，后来被工业界所成认，并被广泛使用。经IEEE修改，成为总线标准—IEEE696。由于S-100总线是较早出现的用于PC机的总线，没有其他总线标准或技术可供借鉴，因此在设计上存在一定的缺点。第2章总线技术二、总线技术的开展1、总线开展简史2021-2021秋学如布线不够合理，时钟信号线位于9条控制信号线之间，容易造成串扰；在100条引线中，只规定了两条地线，接地点太少，容易造成地线干扰；对DMA传送虽然作了考虑，但对所需引脚未做明确定义；没有总线仲裁机构，因此不适于多处理器系统，等等。这些缺点已在IEEE696标准中得到克服和改进，并为后来的总线标准的制定提供了经验。2021-2021秋学随着微处理器及微机技术的开展，总线技术和总线标准也在不断开展和完善，原先的一些总线标准已经或正在被淘汰，新的性能优越的总线标准及技术也在不断产生。新的总线标准以高带宽(即高数据传输率)及实用性和开放性为特点。第2章总线技术二、总线技术的开展2021-2021秋学在总线标准的开展、演变历程中，比较有名或曾产生一定影响的总线标准有：IntelMultiBus(IEEE796);ZilogZ-Bus(122根引线)；IBMPC/XT总线(IBM62线总线)；IBMPC/AT总线；ISA总线；EISA总线；VESAPCI总线；USB总线PCI-XPCI-Express等。第2章总线技术二、总线技术的开展2021-2021秋学第2章总线技术二、总线技术的开展2、典型总线简介(1)PC/XT总线PC/XT总线是最古老的总线之一，它却是第一种被认可为广泛标准的总线技术。PC/XT总线最早出现在IBM公司1981年推出的PC/XT电脑中，它基于8位结构的8088处理器，也被称为PC总线、或XT总线。(2)PC/AT总线PC/XT总线沿用了三年多时间，直到1984年，IBM推出基于16位英特尔80286处理器的PC/AT电脑，系统总线才被16位的PC/AT总线所代替。而这个时候，PC产业已初具规模，加之IBM允许第三方厂商开发兼容产品，PC/AT总线标准也被逐渐标准化，并衍生出著名的ISA总线〔IndustryStandardArchitecture，工业标准架构〕。

2021-2021秋学第2章总线技术二、总线技术的开展(3)ISA总线PC产业已初具规模，加之IBM允许第三方厂商开发兼容产品，PC/AT总线标准也被逐渐标准化，并衍生出著名的ISA总线〔IndustryStandardArchitecture，工业标准架构〕。

与PC/AT总线不同，ISA总线工作频率采用8MHz，采用8位和16位模式，它的最大数据传输率为8MBps和16MBps—今天来看这样的性能低得不可思议，但在当时8MBps的速率绰绰有余，完全可满足多个CPU共享系统资源的需要。既然是标准化的总线技术，ISA就根本不存在什么兼容性问题，后来的兼容PC也无一例外都采用ISA技术作为系统总线。ISA总线一直贯穿286和386SX时代，在当时，16位X86系统对总线性能并没有太高的要求，ISA也没有遭遇任何麻烦。2、典型总线简介2021-2021秋学在一段时间内，大多数Pentium系列的PC机主板上仍保存3～4个ISA总线扩充槽，即可以插入8位ISA卡，又可以插入16位ISA卡。ISA总线插槽ISA总线插槽有一长一短两个插口共98个引脚.长插口有62个引脚，以A31～A1和B31～B1表示，分别列于插槽的两面；短插口有36个引脚，以C18～C1和D18～D1表示，也分别列于插槽的两面。2021-2021秋学2021-2021秋学D18D1C18C1B31B1A31A1ISA总线插槽2021-2021秋学第2章总线技术二、总线技术的开展(4)EISA总线〔386以上使用〕在32位386DX处理器〔1986年左右〕出现之后，16位宽度的ISA总线就遇到问题，总线数据传输慢使得处理器性能也受到严重的制约。康柏、惠普、AST、爱普生等九家厂商1988年协同将ISA总线扩展到32位宽度，EISA〔ExtendedIndustryStandardArchitecture，扩展工业标准架构〕总线由此诞生。EISA总线的工作频率仍然保持在8MHz水平，但受益于32位宽度，它的总线带宽提升到32MBps。另外，EISA可以完全兼容之前的8/16位ISA总线，用户已有扩展设备可继续使用，一定程度受到用户的欢送。然而，EISA并没有重复ISA的辉煌，它的本钱过高，且速度潜力有限；更要命的是，在还没有来得及成为正式工业标准的时候，更先进的PCI总线就开始出现，EISA也就成为附庸。不过，EISA总线并没有因此快速消失，它在计算机系统中与PCI总线共存了相当漫长的时光，直到2000年后EISA才正式彻底退出—而此时距EISA标准的提出已经过去了12年。2、典型总线简介2021-2021秋学第2章总线技术二、总线技术的开展(5)VLBus〔也称VESA总线，90年前后486年代使用〕VLBus:也称VideoElectronicsStandardAssociation。视频电子标准协会制订，普遍用于486的主板及外围设备接口，为32bit的IO插槽。VLBus是与CPU的接脚直接相通的总线，由于CPU的速度越来越快，接在扩展槽的扩展卡或外围设备无法大幅度的提升速度，而造成稳定性和匹配性较差，因为与CPU挂接在同一条总线上，直接影响到CPU的工作效率，扩展槽不能超过三个。2、典型总线简介2021-2021秋学PCI总线---对传统总线结构的突破人们注意到，随着微处理器速度及性能的改进与更新，作为微型计算机重要组成部件的总线也被迫作相应的改进和更新。否那么，低速的总线将成为系统性能的瓶颈。同时，人们也看到了另一个不容无视的事实，即随着微处理器的更新换代，一个个曾颇具影响的总线标准也相继黯然失色了，与其配套制造的一大批接口设备(板卡、适配器及连接器等)也渐渐被束之高阁。这就迫使人们思考一个问题，即能否制定和开发一种性能优越且能保持相对稳定的总线结构和技术标准来摆脱传统总线技术开展的这种困境呢?第2章总线技术二、总线技术的开展(6)PCI总线〔486以上〕2、典型总线简介2021-2021秋学PCI总线(PeripheralComponentInterconnect，外围部件互连总线)于1991年由Intel公司首先提出，并由PCISIG(SpecialInterestGroup)来开展和推广。PCISIG是一个包括Intel、IBM、Compaq、Apple和DEC等100多家公司在内的组织集团。1992年6月推出了PCI1.0版，1995年6月又推出了支持64位数据通路、66MHz工作频率的PCI2.1版。由于PCI总线先进的结构特性及其优异的性能，使之成为现代微机系统总线结构中的佼佼者，并被多数现代高性能微机系统所广泛采用。第2章总线技术二、总线技术的开展(6)PCI总线〔486以上〕2、典型总线简介2021-2021秋学CPU存储器CPU总线CPU总线/PCI总线桥（北桥）PCI总线/ISA总线桥（南桥）PCI图形适配器PCI网卡PCI硬盘控制器PCI总线ISA总线ISA卡...ISA卡PCI总线结构框图2021-2021秋学由图可见，这是一个由CPU总线、PCI总线及ISA总线组成的三层总线结构。CPU总线也称“CPU-主存总线〞或“微处理器局部总线〞，CPU是该总线的主控者。此总线实际上是CPU引脚信号的延伸。通过桥芯片(北桥和南桥)，上边与高速的CPU总线相连，下边与ISA总线相连。PCI总线是一个32位/64位总线，且其地址和数据是同一组线，分时复用。在现代PC机(如Pentium系列)主板上一般都有2～3个PCI总线扩充槽。2021-2021秋学在上述PCI总线结构中，CPU总线、PCI总线及ISA总线通过两个桥芯片连成一个整体，桥芯片起到信号缓冲、电平转换和控制协议转换的作用。人们通常将“CPU总线/PCI总线桥〞称为“北桥〞，称“PCI总线/ISA总线桥〞为“南桥〞。这种以“桥〞的方式将两类不同结构的总线“粘合〞在一起的技术特别能够适应系统的升级换代。每当微处理器改变时只需改变CPU总线和改动“北桥〞芯片，而全部原有外围设备及接口适配器仍可保存下来继续使用，从而保护了用户的投资。2021-2021秋学PCI总线的引脚信号PCI总线的数据宽度为32位或64位，地址总线为32位(可扩展至64位)。另外，它的地址线和数据线是多路复用的，以节省引脚并减小连接器的尺寸。这些多路复用的引脚信号标识为AD0～AD63。PCI总线有5V和3V两种插槽类型，每种插槽的全部引脚号均为1～94(A1/B1～A94/B94)，32位卡只用1～62号，64位卡那么占用全部1～94号引脚。其中，标为res的引脚为保存未用(reserved)的引脚；标为code的引脚是防止将插卡插错而设置的接口标记，也称连接器钥匙(connectorkey)。2021-2021秋学在老式的PC机中，三维图形卡与主存之间是通过PCI总线进行连接和通信的，其最大数据传输率仅为132MB/S(兆字节/秒)。加之PCI总线还接有其他设备(如硬盘控制器、网卡、声卡等)，所以，实际数据传输率远低于132MB/S。而三维图形加速卡在进行三维图形处理时不仅有极高的数据处理量，而且要求具有很高的总线数据传输率。因此，这种通过PCI总线的连接和通信方式，实际上成了三维图形加速卡进行高速图形数据传送和处理的一大瓶颈。第2章总线技术二、总线技术的开展(7)AGP总线2、典型总线简介2021-2021秋学AGP(AcceleratedGraphicsPort，高速图形端口)是为解决计算机三维图形显示中“图形纹理〞数据传输瓶颈问题应运而生的。现在许多PC机系统都增加了AGP功能。AGP是由Intel公司开发，并于1996年7月正式公布的一项新型视频接口技术标准。它定义了一种高速的连通结构，把三维图形控制卡从PCI总线上别离出来，直接连在CPU/PCI控制芯片组〞(北桥)上，形成专用的高速点对点通道——高速图形端口(AGP)。2021-2021秋学PentiumⅡ处理器局部总线(66MHz或100MHz)CPU/PCI桥芯片(440LX或440BX)存储器AGP视频控制卡AGP接口(66MHz)局部帧缓冲区PCI/ISA桥芯片PCI卡PCI卡ISA卡ISA卡ISA总线(8MHz)USB总线(12MB/s)PCI总线(22MHz或66MHz)PentiumⅡ系统中的AGP2021-2021秋学从严格的总线意义上讲，AGP并不是一种总线标准，因为总线通常是多个设备共享的资源。而AGP仅为供AGP视频控制卡专用的高速数据传输端口。AGP允许视频卡能与系统RAM(主存)直接进行高速连接，即支持所谓DIME(DirectMemoryExecute，直接存储器执行)方式，当显存容量不够时，将主存当作显存来使用，把消耗显存的三维操作全部放在主存中来完成。这样一可以节省显存，二可以充分利用现代PC机大容量主存(现已达GB容量级)的优越条件。这在三维图形操作需要越来越多存储资源的今天显得特别重要。2021-2021秋学AGP可以工作于处理器的时钟频率下，假设以66MHz的根本频率(实际为66.66MHz)运行，那么称为根本AGP模式(即AGP1X)，每个时钟周期完成一次数据传输。由于AGP的数据传输宽度为32位(4字节)，所以在66MHz的时钟频率下能到达约266MB/S的数据传输能力；2021-2021秋学此外，还定义了AGP2X模式，每个时钟周期完成两次数据传输(宽度仍为32位)，速率达533MB/S；大多数AGP卡都工作在2X模式。AGP2.0标准增加了4X模式的传输能力，每个时钟周期完成四次数据传输，达1066MB/S(约1GB/S)的数据传输速率，是传统PCI数据传输率的8倍。奔腾时代PC主板均全面支持AGP2.0标准及AGP4X模式。2021-2021秋学在传统的PC机使用中，为了连接显示器、键盘、鼠标及打印机等外围设备，必须在主机箱背后接上一大堆信号线缆及连接器端口，给PC机的安装、放置及使用带来极大的不便。另外，为了安装一个新的外设，除需要关掉机器电源外，还需安装专门的设备驱动程序，否那么，系统是不能正常工作的。这也给用户带来不少麻烦。第2章总线技术二、总线技术的开展2、总线开展简史(8)USB总线2021-2021秋学USB总线(UniversalSerialBus，通用串行总线)是PC机与多种外围设备连接和通信的标准接口，它是一个所谓“万能接口〞，可以取代传统PC机上连接外围设备的所有端口(包括串行端口和并行端口)，用户几乎可以将所有外设装置——包括键盘、显示器、鼠标、调制解调器、打印机、扫描仪及各种数字音影设备，统一通过USB接口与主机相接。同时，它还可为某些设备(如数码相机、扫描仪等)提供电源，使这些设备无须外接独立电源即可工作。2021-2021秋学USB是1995年由称为“USB实现者论坛〞(USBInplementerForum)的组织联合开发的新型计算机串行接口标准。有许多著名计算机公司，如Compaq、IBM、Intel、DEC及Microsoft等均是该联合组织的重要成员。2021-2021秋学1996年1月，公布了USB1.0版本标准，其主要技术标准是：(1)支持低速(1.5Mbps)和全速(12Mbps)两种数据传输速率。前者用于连接键盘、鼠标器、调制解调器等外设装置；后者用于连接打印机、扫描仪、数码相机等外设装置。(2)一台主机最多可连接127个外设装置(含USB集线器——Hub)；连接节点(外设或Hub)间距可达5米，可通过USB集线器级联的方式来扩展连接距离，最大扩展连接距离可达20米。2021-2021秋学(3)采用4芯连接线缆，其中两线用于以差分方式传输串行数据，另外两线用于提供+5V电源。线缆种类有两种规格，即无屏蔽双绞线(UTP)和屏蔽双绞线(STP)。前者适合于1.5Mbps的数据速率，后者适合于12Mbps的数据速率。(4)具有真正的“即插即用〞特性。主机依据外设的安装情况自动配置系统资源，用户无需关机即可进行外设更换，外设驱动程序的安装与删除完全自动化。2021-2021秋学2021-2021秋学USB的结构主机与USB设备连接的拓扑结构从整体上看是一种树状结构，可利用集线器级联的方式来延长连接距离，还可将几个功能部件(例如一个键盘和一个轨迹球)组装在一起构成一个“复合型〞设备，“复合型〞设备通过其内部的USBHub与主机相连，主机中的USBHub称为“根Hub〞2021-2021秋学主机根HubHub复合型设备设备设备Hub设备设备设备HubUSB总线的拓扑结构2021-2021秋学USB总线的拓扑结构为了防止环状接入，USB总线的拓扑结构进行了层次排序，最多可分为五层：第一层是主机，第二、三、四层是外设或USBHub，第五层只能是外设。层与层之间的线缆长度不得超过5米。USBHub自身也是USB设备，它主要由信号中继器和控制器组成，中断器完成信号的整形、驱动并使之沿正确方向传递，控制器理解协议并管理和控制数据的传输。2021-2021秋学引脚1234Vcc（电源）Data＋Data－Ground（地）(a)4芯USB线缆1234A系列2134B系列(b)两种类型的USB连接器USB线缆及连接器2021-2021秋学端口1端口2端口3端口4端口5端口6上行端口连接至USB主机USB集线器2021-2021秋学第2章总线技术二、总线技术的开展2、总线开展简史(8)USB总线USB总线的开展趋势：第一代：USB1.0/1.1的最大传输速率为12Mbps。1996年推出。第二代：USB2.0的最大传输速率高达480Mbps。USB1.0/1.1与USB2.0的接口是相互兼容的。USB2.0有高速、全速和低速三种工作速度，高速是480Mbit/s，全速是12Mbit/s，低速是1.5Mbit/s。第三代：USB3.0理论上5Gbps向下兼容USB1.0/1.1/2.0USB的通讯依赖于主机控制器，主控制器在PC机上，USB设备不能主动与PC机通信。为解决USB设备互通信问题，有关厂商又开发了USBOTG标准，允许嵌入式系统通过USB接口互相通信，从而甩掉了PC机。2021-2021秋学2021-2021秋学USB总线是一种计算机外设接口标准。但USB1.1总线的数据传输主要还是适合于中、低速设备，而对于那些高速外设(如多媒体数字视听设备)就显得有些不够了。IEEE1394(又称i.Link或FireWire)，是由Apple公司和TI(德克萨斯仪器)公司开发的高速串行接口标准，其数据传输率已达100Mbps、200Mbps、400Mbps、800Mbps，即将到达1Gbps和1.6Gbps。而前一时期流行的USB1.1的通信速率仅为12Mbps(2000年问世的USB2.0的速率也仅为480Mbps)。第2章总线技术二、总线技术的开展2、总线开展简史(9)IEEE13942021-2021秋学采用IEEE1394标准，一次最多可将63个IEEE1394设备接入一个总线段，设备间距可达4.5米；如加转发器(repeater)还可相距更远。目前，人们正在进行将这个距离延伸至25米的尝试。最多63个设备可以通过菊花链方式串接到单个IEEE1394适配器上。另外，通过桥接器(bridge),允许将1000个以上的总线段互联，可见IEEE1394具有相当大的扩展能力。2021-2021秋学使用专门设计的6芯电缆，其中两线用于提供电源(连接在总线上的设备可以取得电压为直流8V～40V、电流可达1.5A的电能)；另外四线分为两个双绞线对，用于传输数据及时钟信号。给出了IEEE1394的电缆及连接器情况。2021-2021秋学2021-2021秋学与USB相似，IEEE1394也完全支持“即插即用〞(PnP)。任何时候，都可以在总线上添加或拆卸IEEE1394设备，即使总线正处于全速运行的状态。总线配置发生改变以后，节点地址会自动重新分配，而不需用户进行任何形式的介入。通过IEEE1394连接的设备包括多种高速外设如硬盘、光驱、新式DVD以及数码相机、数字摄录机、高精度扫描仪等。2021-2021秋学2021-2021秋学第2章总线技术一、总线分类二、总线技术的开展三、总线技术2021-2021秋学第2章总线技术三、总线技术1、总线主设备和从设备主设备：Master〔Initiator〕—Ownsthebusandinitiatesthedatatransfer—EveryInitiatormustalsobeaTarget从设备：Slave〔Target〕—Targetofthedatatransfer(readorwrite)2021-2021秋学所谓“总线主设备〞，就是具有总线控制能力的设备，在获得总线控制权之后能启动数据信息的传输，如CPU或DMA控制器都可成为这种具有总线控制能力的主设备；与总线主设备相对应的是“总线从设备〞，它是指能够对总线上的数据请求作出响应，但本身不具备总线控制能力的设备，如UART、Timer、8255、8155等。第2章总线技术三、总线技术1、总线主设备和从设备2021-2021秋学第2章总线技术三、总线技术2、总线架构模型2021-2021秋学总线作为一种重要的公共资源，各个总线主模块随时都可能请求使用总线，这样就可能会有不止一个总线主模块同时请求使用总线。为了让多个总线主模块合理、高效地使用总线，就必须在系统中有处理上述总线竞争的机构，这就是总线仲裁器(busarbiter)。它的任务是响应总线请求，合理分配总线资源。第2章总线技术三、总线技术3、总线仲裁2021-2021秋学根本的总线仲裁方式有两种，即串行总线仲裁方式和并行总线仲裁方式。1〕串行总线仲裁方式在串行总线仲裁方式中，各个总线主模块获得的总线优先权决定于该模块在串行链中的位置。2021-2021秋学ⅠⅡN允许请求总线忙串行总线仲裁方式2021-2021秋学图中的Ⅰ、Ⅱ、…、N等N个模块都是总线主模块。当一个模块需要使用总线时，先检查“总线忙〞信号。假设该信号有效，那么表示当前正有其他模块在使用总线，因此该模块必须等待，直到“总线忙〞信号无效。在“总线忙〞信号处于无效状态时，任何需要使用总线的主模块都可以通过“请求〞线发出总线请求信号。总线“允许〞信号是对总线“请求〞信号的响应。2021-2021秋学“允许〞信号在各个模块之间串行传输，直到到达一个发出了总线“请求〞信号的模块，这时“允许〞信号不再沿串行模块链传输，并且由该模块获得总线控制权。由串行的总线仲裁方式的工作原理可以看出，越靠近串行模块链前面的模块具有越高的总线优先权。2021-2021秋学2〕并行总线仲裁方式仲裁器模块1...模块N...请求请求允许允许总线忙并行总线仲裁方式2021-2021秋学2〕并行总线仲裁方式图中，模块Ⅰ到N都是总线主模块。每个模块都有总线“请求〞和总线“允许〞信号。各模块间是独立的，没有任何控制关系。当一模块需要使用总线时，也必须先检测“总线忙〞信号。当“总线忙〞信号有效时，那么表示其他模块正在使用总线，因此该模块必须等待。当“总线忙〞信号无效时，所有需要使用总线的模块都可以发出总线“请求〞信号。2021-2021秋学总线仲裁器中有优先权编码器和优先权译码器。总线“请求〞信号经优先权编码器产生相应编码，并由优先权译码器向优先权最高的模块发出总线“允许〞信号。得到总线“允许〞信号的模块撤销总线“请求〞信号，并置“总线忙〞信号为有效状态，当该模块使用完总线后再置“总线忙〞信号为无效状态。2021-2021秋学实现比较在串行、并行两种总线仲裁方式中，串行方式由于信号的串行传输会加大延迟(当串行模块链上的模块数目过多时甚至可能会超过系统允许的总线优先权仲裁时间)，而且当高优先级的模块频繁使用总线时，低优先权的模块可能会长时间得不到总线。串行方式只用于较小的系统中。而并行方式那么允许总线上连接许多主模块，而且仲裁电路也不复杂，因此是一种比较好的总线仲裁方法。2021-2021秋学第2章总线技术三、总线技术4、总线译码和路由技术2021-2021秋学第3章APB总线和基于APB总线的IP设计一、APB总线协议二、基于APB总线的PWM设计三、基于APB总线的Watchdog设计2021-2021秋学第3章APB总线和基于APB总线的IP设计1、APB总线协议〔1〕引入总线的理由2021-2021秋学2021-2021秋学第3章APB总线和基于APB总线的IP设计1、APB总线协议什么是协议呢？协议就是一种约定，既然是约定就需要双方或多方。总线协议通常是：为了完成正确的总线传送，总线主设备、从设备、仲裁器、译码器、多路选择器等总线因素之间的一种约定。2021-2021秋学〔2〕AMBA总线架构第3章APB总线和基于APB总线的IP设计1、APB总线协议随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，开展到基于IP复用的设计方法，并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。为此，业界出现了很多片上总线标准。其中，由ARM公司推出的AMBA片上总线受到了广阔IP开发商和SoC系统集成者的青睐，已成为一种流行的工业标准片上结构。AMBA标准主要包括了AHB(AdvancedHighperformanceBus)系统总线和APB(AdvancedPeripheralBus)外围总线。2021-2021秋学〔2〕AMBA总线架构第3章APB总线和基于APB总线的IP设计1、APB总线协议AMBA协议的目的是为了要推出on-chipbus的标准，一开始AMBA1.0只有ASB与APB，为了节省面积，所以这时候的bus协议都是tristate的bus。而到后来1999年5月13日发布的2.0版本AMBA中，参加了AHB总线，AHB为了能更方便设计者(trisatebus要花更多精力去注意timing)，因此改用bus改用multiplexor的架构，并增加了新的特性。一个以AMBA架构的SOC，一般来说包含了high-performance的systembus-AHB与low-power的peripheralbus-APB。Systembus是负责连接例如ARM之类的embeddedprocessor与DMAcontroller，on-chipmemory或其它需要highbandwidth的组件。而peripheralbus那么是用来连接系统的周边组件，其protocol相对AHB来讲较为简单，与AHB之间那么透过Bridge相连，期望能减少systembus的loading。2021-2021秋学〔2〕AMBA总线架构第3章APB总线和基于APB总线的IP设计1、APB总线协议AMBA协议是Free且Open的。一个典型的AMBA架构：2021-2021秋学〔2〕AMBA总线架构第3章APB总线和基于APB总线的IP设计1、APB总线协议2021-2021秋学〔2〕AMBA总线架构第3章APB总线和基于APB总线的IP设计1、APB总线协议2021-2021秋学〔2〕AMBA总线架构第3章APB总线和基于APB总线的IP设计1、APB总线协议APB主要是用在连接low-bandwidth的周边上面，例如UART，1284等。它的Bus架构不像AHB为Multi-Master，在APB里唯一的master就是APBBridge(与AHBBus相接)，因此不需要arbiter以及一些request/grant讯号。APB协议十分简单，甚至不是pipelineoperation，APB的特性：〔1〕alwaystwo-cycletransfer〔2〕nowaitcycle&responsesignalAPB总线的特点：2021-2021秋学〔2〕AMBA总线架构第3章APB总线和基于APB总线的IP设计1、APB总线协议2021-2021秋学第3章APB总线和基于APB总线的IP设计1、APB总线协议2021-2021秋学〔3〕APB总线Transfer的状态图第3章APB总线和基于APB总线的IP设计1、APB总线协议2021-2021秋学〔3〕APB总线Transfer的状态图第3章APB总线和基于APB总线的IP设计1、APB总线协议写传送波形图2021-2021秋学〔3〕APB总线Transfer的状态图第3章APB总线和基于APB总线的IP设计1、APB总线协议读传送波形图2021-2021秋学第3章APB总线和基于APB总线的IP设计一、APB总线协议二、基于APB总线的PWM设计三、基于APB总线的Watchdog设计2021-2021秋学2021-2021秋学moduletb_apb_pwm()；regdut_pclk;regdut_preset_n;regdut_psel；regdut_paddr;regdut_pwrite;reg[3:0]dut_pwdata;regdut_penable;pwmdut(端口例化);initial&always创立时钟initialbegin输入/复位无效;复位有效,验证复位;复位无效;写div存放器,dut存放器保持不变,观察波形;读div存放器,观察是否真正写入;写dut存放器,div存放器保持不变,观察波形;读dut存放器,观察是否真正写入;endendmodule2021-2021秋学initial&always创立时钟initialbegin输入/复位无效;复位有效,验证复位;复位无效;repeat(x)@(posedgedut_pclk);#1;写div存放器,dut存放器保持不变;读div存放器;写dut存放器,div存放器保持不变;读dut存放器;endtb_apb_pwm2021-2021秋学initialbegindut_pclk=0;endalways#10dut_pclk=~dut_pclk;initialbegindut_preset_n=1'b1;dut_psel=1'b0;dut_paddr=1'b0;dut_pwrite=1'b1;dut_pwdata=4'b1010;dut_penable=1'b0;

////////////////////////////////////////1.verifyreset//

/////////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_preset_n=1'b0;repeat(3)@(posedgedut_pclk);#1;dut_preset_n=1'b1;////afterreset//PWMworkatdefaultvaluerepeat(100)@(posedgedut_pclk);#1;2021-2021秋学

///////////////////////////////////////2.Changethediv'svalue

//

PWMworkatnewvalue///////////////////////////////////////dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b1;dut_pwdata=4'b0111;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);#1;dut_psel=1'b0;dut_penable=1'b0;

////////////////////////////////////3.readthediv'svalue//contrastitwithexpectedvalue////////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b0;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);2021-2021秋学

///////////////////////////////////////2.Changethediv'svalue

//

PWMworkatnewvalue///////////////////////////////////////dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b1;dut_pwdata=4'b0111;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);#1;dut_psel=1'b0;dut_penable=1'b0;

////////////////////////////////////3.readthediv'svalue//contrastitwithexpectedvalue////////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b0;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);2021-2021秋学

#1;dut_psel=1'b0;dut_penable=1'b0;if(dut_prdata==4'b1111)begin$display("Veryok");endelsebegin$display("ERROR:returnedvalueis%b,butexpectedvalueis4'b0111",dut_prdata);$stop;end

///////////////////////////////////////4.Changetheduty'svalue

//PWMworkatnewdutyvalue/////////////////////////////////////

repeat(100)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b0;dut_pwrite=1'b1;dut_pwdata=4'b0010;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);#1;dut_psel=1'b0;dut_penable=1'b0;2021-2021秋学

///////////////////////////////////

//5.readtheduty'svalue//contrastitwithexpectedvalue

///////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b0;dut_pwrite=1'b0;@(posedgedut_pclk);#1;dut_penable=1'b1;

@(posedgedut_pclk);#1;dut_psel=1'b0;dut_paddr=