![DSP+FPGA实现定位数字信号处理模块_第1页](http://file4.renrendoc.com/view/aeb2909cda1abc8e0506b6148dd90dd3/aeb2909cda1abc8e0506b6148dd90dd31.gif)
![DSP+FPGA实现定位数字信号处理模块_第2页](http://file4.renrendoc.com/view/aeb2909cda1abc8e0506b6148dd90dd3/aeb2909cda1abc8e0506b6148dd90dd32.gif)
![DSP+FPGA实现定位数字信号处理模块_第3页](http://file4.renrendoc.com/view/aeb2909cda1abc8e0506b6148dd90dd3/aeb2909cda1abc8e0506b6148dd90dd33.gif)
下载本文档
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
DSP+FPGA实现定位数字信号处理模块1系统的硬件设计对于主动定位系统.水下目标的合作声信标发射的信号频率可达100kHz,因此为了满足工程应用所需的测量精度,信号处理模块的采样频率应不小于500kHz。但是由于主动定位系统是在统一的同步时序下工作的,因此每个处理模块只要获得接收信号相对同步信号的时延即可,也就是说,每个处理模块只需进行一路接收信号与不同发射信号的时延估计。而对于被动定位系统,目标辐射噪声的频率范围主要位于100Hz~2kHz,因此信号处理模块的采样频率不小于10kHz就可以满足要求。但是由于被动定位系统没有统一的同步时序,因此只能通过估计不同接收信号的相对时延来进行目标的方位估计,也就是说,每个处理模块所需进行处理的接收信号不小于2个通道。深入分析主/被动定位方法的信号体制及相应的处理方法可知,主动定位系统所需的信号处理模块的硬件规模和性能要求较高,因此信号处理模块的硬件设计以主动定位系统的性能指标为主、兼顾被动定位系统的指标要求。1.1模块的硬件功能及组成本文设计的数字信号处理模块的主要技术指标包括:1)输入模拟信号:通道数为3路,信号幅度为-10~10V,频率为100Hz~30kHz;2)通讯接口:RS422口及RS232接口各1个,自定义的通用IO口16位;3)输出模拟信号:通道数为2路,信号幅度为-10~10V;4)LCD显示屏:彩色触摸屏;5)运算能力:实时进行水下目标定位。
根据水下定位系统的功能需求和上述的指标要求,采用基于DSP+FPGA的硬件架构进行数字信号处理模块的设计,如图1所示。其中FPGA实现系统的时序控制、各种接口转换、数字信号预处理(如FIR滤波、FFT运算),而DSP实现系统的副本相关或互相关、包络检波等信号处理任务;这样既充分利用了FPGA的高度并行性和实时性,又充分使用了DSP的信号处理能力,使系统结构灵活、通用性强、运算能力强度,具有较好的工程应用参考价值。1.2硬件系统的主要器件选型1.2.1信号处理器数字信号处理(DigitalSignalProcessing,DSP)的主要任务是完成水下目标的方位估计。因此选择DSP时首先考虑它的运算能力,在满足运算速度要求的前提下,要求DSP的功耗小、外围电路设计简单,软件开发容易。目前可供选择的DSP很多,包括TI公司的C2000系列、C5000系列、C6000系列,AD公司的BlackFin系列、SHARC系列、TigerSHARC系列等等,每款DSP都有其不同的特点。针对本文设计的定位系统,综合考虑各因素,选用TI公司的TMS320VC5509A作为系统的DSP。TMS320VC5509A是一款16位定点DSP,其片内的128Kx16bitSRAM空间可满足算法的存储空间需求;内核200MHz的时钟频率可满足系统的实时性要求;4个外部存储器片选信号便于通过FPGA,实现DSP与其他在板外设的数据交流和通信;5个外部中断输入可满足外部设备对DSP的突发请求。1.2.2FPGA现场可编程门阵列(FieldProgrammableGateArray,FPGA)的功能是实现系统的时序控制,并完成外部设备与DSP的接口转换,同时为了提高系统的实时性,实现定位系统的数字信号预处理,因此本文的FPGA选择主要考虑FPGA的片内存储器容量、乘法器数量、宏单元数量、性价比及开发的方便性等。目前可供选用的FPGA很多,根据定位系统的具体需求和研发人员的开发经验,选用Altera公司的EP2C35F484作为系统的FPGA,用于实现其相应的功能。EP2C35F484内部具有33216个逻辑单元(LEs),能够满足系统的各种时序控制;483840bits的RAM容量可以为DSP提供足够大的输入输出缓存,配合35个的乘法器,可以方便地实现数字信号预处理;4个PLL可以很方便地为系统产生不同的时钟信号或时序;322个用户I/O引脚数配合丰富的Les便于实现各种输入输出接口转换。1.2.3模数及数模转换器模数及数模转换器的选择需同时考虑转换频率和分辨率。因此根据系统对输入模拟信号的精度要求,选择分辨率为16位的AD7665作为系统的模数(A/D)转换器。AD7665的最高采样频率可达570kS/s,而且其允许的输范围为±10V。满足系统的动态范围;其数字输出可采用串行或并行接口方式,便于与DSP或FPGA接口。根据系统对输出模拟信号的精度要求,选用18位的AD5545作为系统的数模转换器(D/A)。AD5545是电流型输出型的双路D/A转换器。由于AD5545采用串行接口方式接收控制器的数据,因此AD5545的几何尺寸极小,便于高度集成。1.2.4存储器作为一个可以独立运行的系统,总需要一定容量的非易失性存储器,用于存储系统的指令代码和缺省的系统参数,因此本模块采用闪存(FLASH存储器)AMD29LV256M进行系统的非易失存储器设计。AM29LV256M的容量为256MBit,可以方便地构成16Mx16-Bit或者32Mx8-Bit的存储器,满足代码的固化需求。另外由于采用LCD液晶屏作为系统的显示器,而现有的LCD显示器没有显
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论