基于FPGA的模数转换器的设计

基于FPGA的模数转换器的设计数字系统已经越来越广泛地应用到现实世界的各个领域中，绝大多数数字系统无法直接处理现实世界中的信号，必须采用ADC器件把模拟信号转换成数字信号后才能处理。FPGA和DSP处理器是数字信号处理的两大主流技术。随着技术的发展和进步，一些FPGA器件集成了一些模拟电路以及混合信号处理模块，比如集成温度监控二极管。Actel公司的混合FPGA系列已经集成ADC、DAC、PGA（ProgrammableGainAmplifier）、电压参考基准源和RC（ResistanceCapacitance）振荡器。Xilinx公司的V5系列FPGA集成电压和温度监控ADC，用户可以直接通过JTAG下载调试接口读取电压和温度值。但这些单元物理位置固定，灵活性受限，仅限于特定的应用。而采用FPGA的LVDS接收器来实现ADC，逻辑电路完全在FPGA内部实现，可重新配置，扩展性好，需要的外围器件少，使FPGA能直接进行混合信号处理。1ΣΔADC原理ΣΔADC的核心是ΣΔ调制器和数字滤波器。ΣΔ调制原理在半个多世纪前已经提出，但在20世纪90年代才广泛应用到ADC设计中。ΣΔADC的模型[1]如图1所示。

图1ΣΔADC模型从图中可以看到，ΣΔ架构的ADC主要由左边方框内模拟ΣΔ调制器和右边的数字滤波器组成。ΣΔ调制器包含1个积分器、1个ADC和1个构成反馈环路的DAC。其中积分器用离散时间表示，以方便采用Z变换分析。e（n）是AD量化器的量化噪声。假设量化噪声是加性噪声，反馈环路中DAC是理想的，其传输函数是固定增益。采用线性系统分析方法，先令e（n）=0，考察积分器的差分方程：得出积分器的系统函数为：考察整个ΣΔ调制器的差分方程：由公式（1）和公式（2）推导出ΣΔ调制器对信号的系统传递函数为：再令x（n）=0，整个调制器对噪声的差分方程为：因此其噪声传递函数为：由公式（5）和（6），可以得到整个ΣΔ调制器的输出为：由公式（7）可以看出，在Z变换域，调制器对信号只是延迟，而对噪声进行差分处理。因为差分器具有高通滤波器特性，因此噪声被高通滤波，调制器对应的时域输出为：

剩余的噪声则由后续的数字滤波器滤除。2LVDS收发器标准及其原理LVDS是一种低压低功耗的高速串行差分数据传输标准，在高速数据互联和数据通信领域得到广泛的应用，主流的FPGA器件都集成了高速的LVDS收发器。LVDS收发传输框图如图2所示。

图2LVDS收发器框图在图2中，LVDS发送端的4个开关管交叉控制3.5mA电流源在接收端的流向。电流在100Ω电阻上建立约350mV的电压差，接收器通过比较电压的极性来判决是逻辑“1”还是逻辑“0”。LVDS驱动器是电流型，对电源波动不敏感，功耗很低，1路LVDS传输功耗为35mA×350mV＝1.2mW。由于采用差分传输方式，LVDS收发器可以很好地消除共模干扰，提高系统电磁兼容性能[2]。利用FPGA集成的LVDS接收器，配合少量外围器件，即可在FPGA内部实现ADC。3用FPGA集成的LVDS接收器实现ADC参考第2部分的ΣΔ架构的ADC原理，在FPGA内部实现ADC的框图如图3所示。

图3FPGA内部实现ADC框图在图3中，虚线框内表示在FPGA内部实现。外部仅需要1个1kΩ的电阻和1个1nF的电容作为模拟积分器，输入信号和积分器输出值在LVDS接收器进行比较，比较结果被量化成数据比特流，经过寄存器后输出到CIC（CascadedIntegratedComb）滤波器[3]及其后续的数字滤波模块，同时通过1个FPGA引脚作为1位的DAC，输出到外部的积分器。在数字滤波模块里面，CIC滤波器累加量化的比特流并恢复成18位数的量化值，