Verilog HDL实用教程 课件 ch11有限状态机设计_第1页
Verilog HDL实用教程 课件 ch11有限状态机设计_第2页
Verilog HDL实用教程 课件 ch11有限状态机设计_第3页
Verilog HDL实用教程 课件 ch11有限状态机设计_第4页
Verilog HDL实用教程 课件 ch11有限状态机设计_第5页
已阅读5页，还剩32页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

有限状态设计第十一章VerilogHDL实用教程普通高等教育EDA技术教材01有限状态机简介有限状态机简介有限状态机简介02有限状态机的verilogHDL描述有限状态机的verilogHDL描述三段式状态机描述1对于两段式描述，相当于一个过程是由时钟信号触发的时序过程(一般用case语句检查状态机的当前状态，然后用if语句决定下一状态);另一个过程是组合过程，在组合过程中根据当前状态给输出信号赋值。对于摩尔型状态机，其输出只与当前状态有关，因此只需用case语句描述即可;对于米里型状态机，其输出与当前状态和当前输入都有关，故可以用case、if语句组合进行描述。双过程的描述方式结构清晰，并且把时序逻辑和组合逻辑分开描述，便于修改。在单过程描述方式中，将有限状态机的现态、次态和输出逻辑(CS+NS+OL)放在同一个过程中描述，这样做带来的好处是相当于用时钟信号来同步输出信号，可以解决输出逻辑信号出现毛刺的问题，适用于将输出信号作为控制逻辑的场合，有效避免了输出信号带有毛刺从而产生错误的控制逻辑的问题。有限状态机的verilogHDL描述三段式状态机描述1有限状态机的verilogHDL描述三段式状态机描述1有限状态机的verilogHDL描述两段式状态机描述2有限状态机的verilogHDL描述两段式状态机描述2有限状态机的verilogHDL描述单段式描述3有限状态机的verilogHDL描述单段式描述3有限状态机的verilogHDL描述单段式描述303状态的编码状态的编码常用的编码方式1状态的编码常用的编码方式1状态的编码状态编码的定义2状态的编码状态编码的定义2状态的编码状态编码的定义2状态的编码状态编码的定义2状态的编码状态编码的定义2状态的编码用属性指定状态编码方式3状态的编码用属性指定状态编码方式3状态的编码多余状态的处理4在状态机设计中，通常会出现多余状态，尤其是一位热码编码，会有很多多余状态的出现，或称为无效状态、非法状态等。有如下两种处理多余状态的方法。在case语句中，用default分支决定一旦进入无效状态所采取的措施。编写必要的VerilogHDL源代码，以明确定义进入无效状态所采取的行为。需要注意的是，并非所有综合软件都能按照default语句指示，综合出有效避免无效死循环的电路，所以这种方法的有效性视所用综合软件的性能而定。04用有限状态机设计除法器用有限状态机设计除法器用有限状态机设计除法器用有限状态机设计除法器05用有限状态机控制流水灯用有限状态机控制流水灯用有限状态机控制流水灯06用状态机控制字符液晶用状态机控制字符液晶用状态机控制字符液

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论