基于fpga的高精度短时标的设计

基于fpga的高精度短时标的设计

目前，gps教学已广泛应用于导航、地图集、时间同步、能源等领域。基本原则是利用gps卫星和地面控制系统的高精度原始记录信息来提供用户的高精度时间参考信息。但一般的GPS接收机仅能提供1Hz的标准时标脉冲(1pps),不能满足用户对高精度短时标的需求。基于此,本文提出了利用GPS的精确授时功能,采用FPGA技术构建高精度的时间同步系统,提供高精度的时标信号(又称之为时间同步信号)和时间信息。1高精度时差标信号发生器的工作原理一般高精度的时间应用都需要解决精密授时和精密守时两个问题,在本系统中,前者是指利用GPS传递高精度的时间、频率标准;后者是指保持精密时间的能力。图1给出了高精度短时标信号发生器的原理框图,其中,Clk_10M表示晶振的标称频率,Clk_10M_jz表示晶振校频之后的实际频率,1pps_jz表示1Hz时标脉冲在时差校正之后的实际秒长值。图中虚线框中的功能由FPGA来完成。2高稳晶振频率的校准高稳晶振在系统的守时过程中起到了至关重要的作用,因此,系统对高稳晶振的准确度和稳定性的要求十分高,为了保证系统输出的短时标的精度,需要对高稳晶振的频率进行测量、校准。表1给出了本文所用的高稳晶振的主要性能指标。2.1频率准确度测频过程用接收机秒脉冲提供门控时间,长度为T;以GPS秒时标信号作为计数的开门信号,以高稳晶振分频生成的秒时标信号作为计数的关门信号,在t1、t2两个时刻对开关门信号之间的时差进行测量,分别得到Δt1和Δt2。根据频率准确度(A)的公式:A=fx-f0f0=Δt1-Δt2t1-t2(1)A=fx−f0f0=Δt1−Δt2t1−t2(1)可得到频率的实测值fx。测频过程中,应确保计数器引入的测量量化误差比被测频率标准的准确度高一个数量级。由于系统中高稳晶振的校频准确度是10-10,则量化误差引起的频率准确度的偏差为10-11。量化误差的表达式可以表示为:A量化误差=|Δt1-Δt2Τ|≈1×10-11(2)A量化误差=∣∣Δt1−Δt2T∣∣≈1×10−11(2)测频过程中,计数器时钟周期t0=1/f0=100ns,因此,Δt1-Δt2引起的量化误差为±200ns。根据式(2),得到测频所需的门控时间为T=10000s。2.2dfs频率的测定测频结束后,通过FPGA的数字时钟管理器(DCM)进行频率的校正。DCM中包括了数字频率合成器(DFS),可以完成校频的任务。将被测晶振的实际频率fx作为输入,经过DFS频率合成之后的输出频率为:fout=f′x=ΜD⋅fx(3)式中,M、D分别表示DFS的乘因子和除因子。将实测频率和校准后频率的准确度分别代入式(1)中,将两式相减,得|fx-f′x|=|A-A′|×f0。因为|A|≤5×10-10,|A′|≥1×10-10,所以|fx-f′x|≤0.004Hz,这个值在DFS的校频范围之内。3gps时钟同步误差由于晶振本身以及外部环境的影响,校频之后的高稳晶振分频生成的秒时间的秒长不准确、不稳定,这导致守时状态下的本地时间同GPS标准时间之间产生了时间同步误差。3.1频率外部特性的影响频率标准对守时影响的守时时间同步误差(或守时时差δt)的数学模型为:δt=t0+At+12Dt2+f1(t)+f2(t)(4)A=A0+Dt+A1(t)+A2(t)(5)式中,t0、A、D、f1(t)、f2(t)、A1(t)、A2(t)、A0分别表示t=0时的时差、频率准确度、频率老化率、频率稳定度对δt的影响、频率外部特性对δt的影响、频率稳定度对A的影响、频率外部特性对A的影响、t=0时刻的校频准确度。在理想情况下,t0=f2(t)=A1(t)=A2(t)≈0(6)根据式(6),式(4)、式(5)可表示为:δt≈(A0+Dt)t+12Dt2+f1(t)=A0t+32Dt2+f1(t)(7)A=A0+Dt(8)由式(7)可知,影响守时时差的主要因素为频率老化率D、频率稳定度f1(t)。3.2高稳晶振准确度的测量要求取D、f1(t)参数的值,需要对高稳晶振守时状态下的频率进行测量。求取D值的测频条件为:以实验室型铯原子钟作为比对测量的基准信号,测频前,晶振提前进行预热;卫星高度角设定为10°,最低卫星数为5颗;以人为方式使某颗卫星失锁,并以此时刻作为测频的时间起点。测频参数为:取样时序0<ti≤30,取样时间t=12h,测频时间T=10000s。测频结果见表2,表中,Δf=|fi-f0|,fi表示ti取样时刻的实测频率。根据表2的实测数据,可以得到频率的日波动特性,见图2。按式(1)求取频率准确度A随时间变化的实际值、频率的日老化率D,D=-4.45×10-12。将D值代入式(8),求取A值随时间变化的理论值。图3给出了A的实测值(data1)、理论值(data2)随时间的变化特性。data1、data2比较的结果说明高稳晶振准确度的变化受到A1(t)、A2(t)、D三个参数共同的影响,随着时间的推移,A∝Dt。为了分析频率稳定度f1(t)对守时时差的影响,在上述测频的第七天取3h进行频率稳定度的测量。测频参数为:测频时间T=10000s,取样时间t=30min。测频过程中,相邻两次的为一组,组内无间隔。整个测频过程的取样组数N=12。测频结果见表3,表中,Δf1=|fi1-fi2|。3.3频率标准对日时差曲线方程的影响根据A、D、f1(t)的实测值得到守时时差随时间的变化特性,见图4和图5。图4中,data1表示D对守时时差的影响,data2表示在A、D两个参数的影响下,守时时差随时间的变化特性。图4、图5比较的结果说明,A、D是影响守时时差的主要因素,在实际情况下,可以不考虑频率稳定度对守时时差的影响。对图4中的data2采用二次多项式进行拟合,可以得到频率标准对守时影响的日守时时差曲线方程(data3)。在系统的守时过程中,利用式(9)将求得的守时时差值对时间进行修正,就可以完成本地时间同GPS系统时之间的时间同步:δti=-2.120×10-7×t2i-3.031×10-6×ti-8.277×10-6(9)由式(9)可以看出,在两次定时之间不会累加由A、D等引起的守时时差。4u3000期最短、开发费用较低的器件硬件系统主要由GPS接收机、高稳晶振、FPGA主处理器、微处理器、接口几个部分组成。硬件系统采用FPGA作为主处理器来实现时间、频率的测量和校准的原因是相对于DSP、SCM而言,FPGA实时性强,内部延迟小,是ASIC电路设计中设计周期最短、开发费用最低、风险最小的器件之一。图6给出了硬件的功能原理框图。当系统工作在卫星锁定模式下时,对GPS接收机提供的1pps时标信号作倍频处理,生成更高频率的高稳定度时标,作为系统的同步信号输出。当系统工作在卫星失锁模式下时,将高稳晶振分频生成的秒时标作为系统守时状态下的时间同步信号。在守时状态下,将系统输出的时间同步信号、频率标准同实验室型铯原子钟进行比对,计算守时时差值。将得到的