《VHDL实用教程》完整版【汉语版】-16第十四章

LL实用教程PAGE326PAGE317KONXINKONXINPAGE317KONXINKONXIN第14章第14章 电子设计竞赛实例介绍绍7一 例 主要基于杭州电子工业学院获得一等奖的设计方案 本项设计比较能反映设计者的电子技术基础理论 软硬件设计知识和A技术的应用能力等方面的基本技能 然后介绍与之相关的通用开发板§1.1 多功能等精度频率计基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低 在实用中有较大的局限性 而等精度频率计不但具有较高的测量精度 而且在整个频率区域保持恒定的测试精度 )频率测试功能 测频范围z z 测频精度 测频全域相对误差恒为百万分之一)周期测试功能 )脉宽测试功能 测试范围1 s s 测试精度1 s)占空比测试功能 测试精度1 14.1.1 测频原理等精度测频的实现方式可以简化为图1来说明 图中预置门为r的一个脉冲1和CNT2标准频率信号从1的时钟输入端K输入 其频率为s 经整形后的被测信号从2的时钟输入端K输入 e 测量频率为x

图1于I时 过D的Q动计数器1和2 1 2分别对被测信为频率为同时计数 当预置门信号为低电平时 随后而至的被测信号的上沿将使这两个计闭 间r为x 数值为s x/x=s/s )由此可推得 x=(s/s) Nx )为x 为c 为s 中 由于x计的 在r对x的计数x差 在此时间内s的计数s冲 即| t| 1 则下式成立/x=s/Ns )e/x=s/Ns+ ) (1得 Fx=(Fs/) x 5)e=s/Ns+ et)] x =有 Fxe=

Fxe 将式) 代入式并整理得Fxe =

|et|s | et|1

|

1s (14-9)| |=即 e 1| |=Fxe Ns

4-1)

s=Tpr s ))相对测量误差与频率无关)增大Tpr或提高s 可以增大s 差 )标准频率误差为 s 由于晶体的稳定度很高 )等精度测频方法测量精度与预置门宽度和标准频率有关 与被测信号的频率无关在预置门时间和常规测频闸门时间相同而被测信号频率不同的情况下 等精度测量法的测量精度不变 而常规的直接测频法精度随着被测信号频率的下降而下降 测试电路可采用14.1.2 测频专用模块工作原理和设计理利用L图2所示1.测频/测周期实现从L模块的N端输入标准频率信号从L的D端输入L的CR是此模块电路的工作初始化信号输入端 时 完成如下步骤)令0 选择等精度测频 在L的CLR端加一正脉冲信号以完成测)由预置门控信号将L的T端置高电平 时 器1 进行计数 器)预置门定时结束信号把L的T端置为低电平在时 1停止计数 断2对s的计数)计数结束后 CONTRL的D端将输出低电平来指示测量计数结束 单片机得到此信号后 用B A分别读回1和2的计数值 算 CHEKF

CHKF

OO0

N FOUT

FSD

AB

OO1 OO2 OO3 OO4 OO5 OO6 G D

OO7

FSD

OO0 OO1

AB

OO2 OO3 OO4 OO5

OO6 OO7 2 控制部件设计

图2如图3所示 当D端T时 若N沿 则Q端变为高电平 导通￠1和￠2 同时EEND被置为高电平作为状态标志 在D端T时 当N沿 ￠与￠2的信号通道被切断3 计数部件设计图2中的计数器2是2位二进制计数器 出8线 机可分4次将24 脉冲宽度测量和占空比测量模块设计理 设计如图4的电路原理示意图 该信号的上的%号从端输入 R号 T号 图4中2的L端与E的输入端L相连 )向2的R)将E的NL端置高电平 量 这时2的输入信号为)在被测脉冲的上沿到来时 的L端输出高电平 标准频率信号进入计数器)在被测脉冲的下沿到来时 的L端输出低电平计数器2被关断)由单片机读出2中的结果 并2子模块的主要特点是 电路的

图3有2被初始化过后才能工作 则L输出始终为零 测到上沿后L平 时 L平 D输出高电平以便通知单片机测量计数已经结束 如果先检测到下沿 L并无变化 在检测到上沿后 2来 法是通过测量脉冲宽度记录的计数值1 然后将输入信号反相 再测量其脉冲

C C D Q D Q D QC C CGT

QQ2

宽度测得计数值2 则可以计算出

图4

QQ3

=占空比 =

14.1.3 频率计功能模块的VHDL描述述 的L逻辑描述程序模块1或2 文件名 YEEYTT,,,:N:T7O:T1O)DEvFTLT:1OLL:1O,CLR)BEGINIFR='NT=SFTDK='NT=T+ENDIF;D,B)BEGINSEL(0)=; )=FL="N O=7OFL="N OO<=CNT(15DOWNTO8);FL="N O=3OFL="N O=1OE O=; DDQ<=CNT;D程序模块H 文件名 YEYNT( ,,S:NT:TC DErtlOFFINIST=ND)RFDTD程序模块L 文件名 YEYLT(,,,D:N,,,C:TC ENDCONTRL;ExFLL1:,,BEGINIFR='N 1=FTDN='N 1=ENDIF;DC=; D=1=ND; 2=DDD程序2 文件名 YEEY2T(,,R:N,L :TC DEvF2LQQ:STD_LOGIC_VECTOR(3DOWNTO1);L,,,2:LS:1O)=; )=,S)BEGINIFSTART='1'THEN F2<=FIN;E 2=T; DIFS=2N L=E L=; ENDIF;IFS=3N ENDD<='1';E D=; ENDD0<=F2ANDQQ(1); 0=T; 0=T,BEGINIFR='N QQ(1)<='0';FTD0='N QQ(1)<='1';ENDIF;D,BEGINIFR='N QQ(2)<='0';FTD0='N QQ(2)<='1';ENDIF;D,BEGINIFR='N QQ(3)<='0';FTD0='N QQ(3)<='1';ENDIF;DEND程序模块E 文件名 YEYET,,,L:NT:TC DEvFE,,,BEGINIFL='N T=ELSE CLKOUT=LD; DDD根据图2的接口方式 化 体 配 试 14.1.4 测频主系统实现图5所示 机1制 数出一片E完成各种测试功能由1进行处理它从E读回计数数据进行运算果用7段显示器 在标准信号频率为z的情况下 其测量精度可达1 8 即能够显示近8位有效数字 )图5中的7PIN座为数显与键控信号接由8片4完成串行显示 其中1的0接8个4的输出使能端1接第一2接时钟系统设置8个键 下调 上调时间 自校 占空比 脉宽 周期 频率 其中 时间 键选定后可通过 下调 和 上调 节 片4)D为测频标准频率z信号输入端)T为被L模块放大整形后的被测信号 由 N 输入)F为自校频率发生模块 FP10P111P122

P0039P0138P02

A011A112 3 4A2P133P144

37P0336P04

13A314A4

60MHz晶振FSTD

VCCP155P166P177

35P0534P0633P07

A515A616A717

LATTICE34353435363738394041

67 184FINPUT

2AMPLVCC

8P33P321312P3515P3414

AT89C51

32P2021P2122P2223P2324

18B026B127B228B329

61CHEKF

与整形电路EA 31X1X2 1918RST9P37P361716

P2425P2526P2627P2728RXD10TXD11ALE30

VCC

B4B5B6B7P30P31P32P33

30313233ENDCHOICESTART

2MHz晶振频率输入频率输入数码显示与键控数码显示与键控P11P1212MHz

233p

133p

10k

E1 +RST

P34P35P36P37

CLR/TRIGEENDADRBADRA

VCC

P13P14图514.1.5 专用模块测试控制信号说明)P31F=0时等精度测频 F=1时测脉宽)当F=0时系统全清零功能 当F=1时动2 )EN号 D=1计数结束)P自校测频选择 E=1测频 E=0自校)T3当F=0时 作为预置门闸 门宽可通过键盘由单片机控制 1时预置门打开 当F=1时 T有第二功能 此时 当0时测负脉宽 当1时测正脉宽 ).号 D=0时计数结束)A B 计数值读出选通控制 若令D=B ADRA] 则当1 2 3时可从0和2口由低8高8组4个842 计 L图常 需开发的主控模块多为数字系统与模拟系统相结合的综合电子系统 系统多包括单片机最小系统于A开发的A或D可编程高速系统统统存储系统统转换系统和A当所有这些系统连成一协调的主控系统时 连线极为复杂高速通道的连线技术 以及数模混合系统的抗干扰与单点接地要求很高 且焊成后根据实

P3.0P3.193C46KEY193C46

KEY2

KEY3

KEY4

KEY5

KEY6

KEY7

D1D2 D3D4D5D6KEY8 D7D8际需要变更系统通道结构的灵AT89C51活性要求较高 特别是为了适应不同的设计目的 系统要求能方便地更换不同规模的D芯片AT89C511 P板使用特点P板须与系统配合使用 1必须利用K提供的0芯在系统下载接口和通信线进行下

50MHz12MHZGWDVP

CD4053CD4053FPGA/CPLDCD4053

DAC0832356DAC0832356356356DAC0832356DAC0832CD4051载P板与上的D目标芯片板相互间完全兼容 因此可以使

27C512/62256 AD574J图6板

CD4052用K系统所有可配的目标芯片 用P板开发时 够用的问题 用D型号的限制 P板的D目标芯与K相同2 图6说明1单片机系统 变D中的逻辑结构和跳线 片机系统与M系统第3章7节如可与D于A显示系统 它们由8和8统是好定0和1 此2式 用动的系统 性 的D和A的工作精度尤为重要M系统 通过P板上的跳线设置和3统 可构成不同的工作方式 如 单片机最小系统存储方式 A方式 硬件高速计算方式 波等 又由于M的D直接相接的 座可根据需要插不同型号和容量的存储器如2 2 6 4 4 4 4 6等通用D接插系统 它由8成 它将P个有机整体 号 不同公司 装D的目标板 如2 8 ispLSI3256 S 0 EPF10K30 6 0 XC95108等等A转换系统 片2构成 另一片用于对第一片的参考电压进行实时数控 从而可自动控制模拟信号的输出幅度 又与M直接相接 出 阶有源滤波电路 一个一阶有源滤波电路 它受控于一个8阶可