实验四预做实验报告_第1页
实验四预做实验报告_第2页
实验四预做实验报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

PAGEPAGE2计算机组成原理预做实验报告实验四数据通路的组成1实验目的和要求在JYS-4实验装置上模拟计算机最基本的工作过程，打通“键盘”、“CPU”、“RAM”之间的数据通路，掌握计算机的数据通路组成及其工作原理。2实验设备JYS-4计算机组成原理教学实验装置及导线若干。3实验内容及步骤实验原理该实验实际是前三个实验的综合，就是把JYS-4实验装置上的INPUTDEVICE(输入设备—键盘)、SWITCHUNIT(开关单元—控制器)、SIGNALUNIT(信号单元—时钟)、STATEUNIT(时序单元)、ALUUNIT(算术逻辑单元—运算器)、MAINMEM(主存储器—内存)、ADDRESSUNIT(地址单元)、BUSUNIT(总线单元)、W/RUNIT(写/读单元)、OUTPUTDEVICE(输出设备)等单元电路连接起来，构成一个最基本的计算机系统，以模拟计算机的实际工作过程。电路构成也是运算器实验和存储器实验电路的综合，如实验指导书图4-1。实验步骤=1\*GB3①接线前的准备、实验电路的接线程序参见实验一和实验三。=2\*GB3②从输入单元电路输入四个八位二进制数据，并存入存储器单元(四个数据及四个存放数据的内存单元地址由各组定义，但要求不能与其它组定义的数据相同)。=3\*GB3③从内存单元取出两组八位二进制分别送入DR1和DR2，并进行四种不同的算术运算，并把不同的算术运算的结果保存在存储器单元里（四种不同的算术运算及其结果的存放地址由各组自行规定）。=4\*GB3④再从内存单元里取出剩下的两个原始数据分别送入DR1和DR2，并进行四种不同的逻辑运算，并把不同的逻辑运算结果存入存储器单元里（要求同3）。=5\*GB3⑤分别从存储器单元读出算术运算和逻辑运算的结果，并进行理论分析其正确性。图4-1JYS-4装置的数据通路组成原理数据通路实验数据记录表4实验数据记录与分析数据通路实验数据记录表输入输出M=L算术运算M=H逻辑运算第一次01S3-S0CnHLLHL结果11S3-S0HLHL结果EA第二次10第三次0FS3-S0CnLHHLH结果F1S3-S0HLLH结果1F第四次EA验证分析：实验结果与理论分析相符；5注意事项实验中，LDDR1与CE、LDDR2与WE分别共用一个控制开关，在上述两个实验分别做的时候，这两个开关要么用于产生LDDR1和LDDR2(做运算器实验时)这两个控制信号，要么用于产生CE和WE(做存储器实验时)这两个控制信号，所以是不矛盾的。但在本实验里，这四个控制信号都要用到，因而产生了矛盾，为了解决这个问题，在本实验接线时，保持图2-2的接线不变，而将图4-2中存储器单元的片选信号(CE)输入端连接至开关单元里的AR(PC-B)控制端，同时将写存储器控制

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论