集成电路设计-器件设计技术

1集成电路设计第四章器件设计技术2主要内容MOS晶体管工作原理MOS晶体管直流特性栅电容驱动34-1二极管（Diode）pnBASiO2AlBnpAAlAB

4空间电荷与电场holediffusionelectrondiffusionpnChargeDensityDistancex+-ElectricalxFieldxPotentialVxrW2-W1y0(a)Currentflow.(b)Chargedensity.(c)Electricfield.(d)Electrostaticpotential.5正向电流IS与二极管面积、掺杂水平等有关64-2MOS晶体管的工作原理ASwitchAnMOSTransistor7TheNMOSTransistorGateoxiden+SourceDrainpsubstrateBulk(Body)p+stopperField-Oxide(SiO2)n+PolysiliconGateLW8SwitchModelofNMOSTransistorGateSource(ofcarriers)Drain(ofcarriers)|VGS||VGS|<|VT||VGS|>|VT|Open(off)(Gate=‘0’)Closed(on)(Gate=‘1’)Ron9SwitchModelofPMOSTransistorGateSource(ofcarriers)Drain(ofcarriers)|VGS||VGS|>|VDD–|VT|||VGS|<|VDD–|VT||Open(off)(Gate=‘1’)Closed(on)(Gate=‘0’)Ron10MOSFETgateascapacitor单位面积电容：Cox=ε0εox/tox栅氧介电常数：εox=3.9ε0εox=3.45x10-13F/cm真空介电常数：ε0=8.854x10-14F/cmgatesubstrateSiO2Vg+-tox栅氧厚度11沟道（channel）形成12Vgs=0，P-N结反向，不导通；Vgs>0，形成耗尽层（depletionregion

)（多数载流子运动）；Vgs>Vt，并继续增大，形成反型层（inversionregion）（少数载流子运动）；Vt—开启电压；形成沟道。沟道厚度随Vgs增大，导通电阻随之减小，可变电阻。13源漏电压与工作状态gatedrainsourcecurrentIdVds<Vgs-VtgatedrainsourcecurrentIdgatedrainsourceIdVds=Vgs-VtVds>Vgs-VtVgs>Vt并保持不变Vds=0，不导通，截止区；Vgs–Vt>Vds>0，导通，线性区（电流与Vds成线性关系）；Vds>Vgs–Vt

，沟道夹断，饱和区；14154-3MOS晶体管的直流特性NMOS电流-电压特性当Vgs>Vt

，且保持不变，有沟道电荷QC

IDS=QC/τ多数载流子平均传输时间：τ

=L/νν=µn*EDSµn——（N型材料）电子迁移率沟道水平方向电场：EDS=Vds/L得到：τ

=L/ν=L/µn*EDS=L2/（µn*Vds）16Vgs–Vt>Vds>0，线性区IDSQC=ε0*εox*Eg*W*LEg=[(Vgs–Vt)-Vds/2]/toxIDS=QC/ττ

=L/ν=L/µn*EDS=L2/（µn*Vds）IDS=µnCox(W/L)*[(Vgs–Vt)-Vds/2]Vds17线性区IDSIDS=µnCox(W/L)*[(Vgs–Vt)-Vds/2]Vds工艺因子（Processtransconductance

）k’=µnCox导电因子

n=k’（W/L）IDS=

n

[(Vgs–Vt)-Vds/2]Vds18结论多数载流子平均传输时间：τ

=L/ν=

L2/（µn*Vds）速度与L有关，L小，速度快！IDS=

n

[(Vgs–Vt)-Vds/2]Vds

n=k’（W/L）；一般情况下，L为工艺最小线宽，通过改变W改变

n

；（W/L）——

n

——IDS

k’=µnCox=µnε0εox/toxTox——k’——

n

——IDS提高灵敏度，速度。19饱和区取Vgs–Vt=VdsId=0.5k’(W/L)(Vgs-Vt)2Pinch-offIDS=βn

[(Vgs–Vt)-Vds/2]Vds20Current-VoltageRelations00.511.522.50123456x10-4VDS(V)ID(A)VGS=2.5VVGS=2.0VVGS=1.5VVGS=1.0VResistiveSaturationVDS=VGS-VT21PMOS电流-电压特性-2.5-2-1.5-1-0.50-1-0.8-0.6-0.4-0.20x10-4VDS(V)ID(A)Assumeallvariablesnegative!VGS=-1.0VVGS=-1.5VVGS=-2.0VVGS=-2.5V220.5

mtransconductancesn-type:µn=1360cm2/V.skn’=73

A/V2k’=µnCox=µnε0εox/toxVtn=0.7Vp-type:µp=480cm2/V.skp’=21

A/V2Vtp=-0.8V

β

n=k’（W/L）Id=0.5k’(W/L)(Vgs-Vt)2234-3尺寸缩小、开关电阻小尺寸MOSFET长沟道与短长沟道开关电阻24小尺寸MOSFET——尺寸缩小原理按照结构方式缩小：W’=W/sL’=L/s晶体管面积：A’=A/s2S=2时，A’=A/s2=25%*A宽长比：W’/L’=W/L氧化层电容：Cox=ε0εox/tox25若：tox’=tox/s则：Cox’=s*Cox由于工艺因子：k’=µCox导电因子：

=k’（W/L）

则缩小后的导电因子变为：

’=s*

注意——栅氧层厚度不一定能够按比例缩小tox’=tox/s26FET电阻Rn≈1/[

n

(Vgs–Vt)]Rn

’=1/[s*

n

(VDD

–Vt)]=Rn/s27若电源电压和开启电压按比例缩小：VDD’

=VDD/sVT’

=VT/s则缩小的FET电阻将不变：Rn

’=1/[s*

n

(VDD

/s–Vt

/s)]=Rn电压缩小基础——器件尺寸缩小时，也降低电压。若：VDS’

=VDS/sVGS’

=VGS/s28线性区电流：IDS=

n

[(Vgs–Vt)-Vds/2]VdsIDS’=

n

’[(Vgs

/s–Vt

/s)-Vds/2s]Vds

/sIDS’=IDS/s晶体管功耗：P’=（Vds

/s）*（IDS/s）=Vds

*IDS/s2功耗减少了1/s2倍。减少尺寸，同时希望降低电源电压。29长沟道与短长沟道VIDLong-channeldeviceShort-channeldeviceDSVDSATVGS-VTVGS=VDD尺寸缩小——面积减小；沟道变短；开启电压降低（几何沟道效应）3031IDS=

n

[(Vgs–Vt)-Vds/2]VdsRn=Vds/IDS=1/{

n

[(Vgs–Vt)-Vds/2]}Rn≈1/[

n

(Vgs–Vt)]Rn∝1/

n∝(L/W)TheTransistorasaSwitch——电阻32334-4栅电容的驱动+Qi(t)v(t)-QgatesubstrateSiO2Vg+-tox