第十一讲tms320c54x片内外设及应用实例

TMS320C54x片内外设及应用实例1

定时器2

时钟发生器3

定时器/计数器编程举例4

主机接口（HPI）5

多通道缓冲串口（McBSP）6

多通道缓冲串口应用实例7

外部总线操作1

定时器1.1

定时器的结构及特点C5402内部有定时器0和定时器1两个定时器，结构一样。每个定时器有3个控制寄存器，都是存储器映像寄存器TIM定时器寄存器:是减1计数器，可加载周期寄存器PRD的值，并随计数减少。PRD定时器周期寄存器:PRD中存放定时器的周期计数值，提供TIM重载用。TCR定时器控制寄存器:TCR包含定时器的控制和状态位，控制定时器的工作过程。表1

定时器的三个寄存器Timer0地址Timer1地址寄存器说明0024H0030HTIM定时器寄存器，每计数一次自动减10025H0031HPRD定时器周期寄存器，当TIM减为0后，CPU自动将PRD的值装入TIM0026H0032HTCR定时器控制寄存器，包含定时器的控制和状态位1.2

定时器的控制寄存器TCRPSC

(9～6位):定时器预定标计数器。当PSC中的数值减到0后，TIM减1

，TDDR中的数加载到PSC;TRB(5位):定时器重新加载控制位。复位片内定时器。当TRB置位时，TIM重新装载PRD的值，PSC重新装载TDDR中的值。TSS(4位):定时器停止位，TSS=0

定时器开始工作，TSS=1

定时器停止TDDR(3～0位):当PSC减为0时，TDDR中的值被装载到PSC中1.3

定时器的操作过程PSC由CPU提供时钟，每个CPU时钟信号将使PSC减1

。TDDR的内容重新加载到PSC。TIM由预定标器PSC提供时钟，每个来自预定标块的输出时钟使

TIM减l。PRD中的内容重新加载到TIM。定时器的中断周期=TCLK·(TTDDR

+1)

·(TPRD

+1)主定时器模块(由PRD和TIM组成)预定标器模块(由TCR的TDDR和PSC位组成)。复位时，TIM和PRD被设为最大值FFFFH，TCR的TTDR域被清零,定时器处于启动状态。1.怎样计算计数初值？2.怎样对定时器初始化？3.怎样配置定时器的中断？初始化定时器：将TCR中的TSS位置1，停止定时器。加载PRD。重新加载TCR以初始化TDDR。重新启动定时器。TSS位为0，TRB位为l,

以重载定时器周期值，使能定时器。使能定时器中断(假定INTM=1)：将IFR中的TINT位置1，清除尚未处理完(挂起)的定时器中断。将IMR中的TINT位置l，使能定时器中断。可以将ST1中的INTM位清0，使能全局中断。2

时钟发生器2.1

硬件配置PLL2.2

软件可编程PLL返回首页2.1

硬件配置PLL用于C541、C542、C543、C545和C546芯片。所谓硬件配置PLL，就是通过C54x的3个引脚

CLKMD1、CLKMD2和CLKMD3的状态，选定 时钟方式由表2可见，不用PLL时，CPU的时钟频率等 于晶体振荡器频率或外部时钟频率的一半；若 用PLL，CPU的时钟频率等于晶体振荡器频率 或外部时钟频率乘以系数N（PLL

N），使用

PLL可以使用比CPU时钟低的外部时钟信号， 以减少高速开关时钟所造成的高频噪声。表2

时钟方式的配置返回本节2.2

软件可编程PLL软件可编程PLL具有高度的灵活性，其时钟定 标器提供各种时钟乘法器系数，并能直接接通 和关断PLL。PLL的锁定定时器可以用于延迟 转换PLL的时钟方式，直到锁定为止。通过软 件编程，可以选用以下两种时钟方式。PLL方式，其比例系数共31种。靠锁相环电路完成。分频（DIV）方式，其比例系数为1/2和1/4，在此方式下，片内PLL电路不工作以降低功耗。表4

复位时的时钟方式（C5402）CLKMD1CLKMD2CLKMD3CLKMD寄存器时钟方式000E007H乘15，内部振荡器工作，PLL工作0019007H乘10，内部振荡器工作，PLL工作0104007H乘5，内部振荡器工作，PLL工作1001007H乘2，内部振荡器工作，PLL工作110F007H乘1，内部振荡器工作，PLL工作1110000H乘1/2，内部振荡器工作，PLL不工作101F000H乘1/4，内部振荡器工作，PLL不工作011…保留表5

时钟方式寄存器CLKMD各位域功能15～

1211 10

～

3

2

10PLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS乘数除数

计数器通/断位时钟发生

工作状器选择位

态位表8-6

比例系数与CLKMD的关系PLLNDIVPLLDⅣPLLMUL比例系数0X0～140.50X150.25100～14PLLMUL+110151110或偶数(PLLMUL+1)÷211奇数PLLMUL÷4PLLCOUNT针对PLL模式下，在频率锁定的过程中PLL不能给DSP提供稳定时钟。使用PLLCOUNT将PLL延迟一段时间后再输出时钟。

PLLCOUNT计算公式：锁定时间PLLCOUNT

>16

×

TCLKINPLLCOUNT最大锁定时间为255×16个输入时钟周期由DIV(分频)模式切换到PLL模式时，启动PLLCOUNT。在锁定过程中时钟发生器仍然工作在DIV模式。从PLL模式切换到DIV模式时，不需要PLLCOUNT延时。图8-3

PLL锁定时间和CLKOUT频率的关系返回本节PLL的配置切换PLL的硬件配置决定了复位后的时钟配置。复位后还可以通过软件修改配置，向CLKMD重新赋值。可以在系统运行的任何时刻进行修改。实现倍频切换的步骤：复位PLLNDIV,选择DIV方式;检测PLL状态,直到PLLSTATUS位为0;根据所要确定的倍频,确定系数;由所需要的牵引时间,设置PLLCOUNT的当前值;设定CLKMD寄存器;检测PLL状态,直到PLLSTATUS位为1;这是由于PLL工作在倍频模式时具有锁定功能,PLLMUL,PLLDIV,PLLCOUNT,PLLON/OFF不能修改。倍频1分频倍频2倍频之间的切换过程1/2分频倍频¼分频分频之间的切换过程3

定时器/计数器编程举例【例】设时钟频率为20MHz，在

TMS320C5402的XF端输出一个周期为1s的方 波，方波的周期由片上定时器确定，采用中断 方法实现。1．定时器0的初始化设置定时控制寄存器TCR（地址0026H）。设置定时寄存器TIM（地址0024H）。设置定时周期寄存器PRD（地址0025H）。返回首页定时器对C5402的主时钟CLKOUT进行分频CLKOUT与外部晶体振荡器频率（在本系统中外部晶体振荡器的频率为20MHz）之间的关系由C5402的三个引脚CLKMD1、CLKMD2和CLKMD3的电平值决定，为使主时钟频率为100MHz，应使CLKMD1=0、CLKMD2=1、CLKMD3=0，即PLL

5。3．中断初始化中断屏蔽寄存器IMR中的定时屏蔽位TINT0置1，开放定时器0中断。状态控制寄存器ST1中的中断标志位INTM位清零，开放全部中断。4

主机接口HPI-8HPI-8的特点是一个8位并行口用于主机(其他控制器)与C54x

DSP的通信，实现主机访问DSP的内部双口

RAM(HPI存储器)。HPI具有两种工作模式： 共用访问模式(SAM)：主机和C54xDSP都能访问HPI存储器。主机具有访问优先权，C54x

DSP等待一个周期。仅仅主机访问模式(HOM)HPI支持主机与C54x

DSP之间高速传输数据。（1）共用寻址方式（SAM）（2）仅主机寻址方式（HOM）HPI存储器主机CPUHPI存储器主机CPUCPU存储空间访问主机数据

寄存器HPID主机地址

寄存器HPIA外部主机外部控制信号工作过程4.2

主机接口HPI8的结构主机通过访问HPI的3个寄存器实现对DSP内部RAM的访问。HPIA:

地址寄存器。主机可以直接访问该寄存器.HPIC(002Ch):

控制寄存器，可以由主机或C54x

DSP直接访问，包含了HPI操作的控制和状态位.HPID:

数据寄存器，只能由主机直接访向。包含从HPI存储器读出的数据，或者要写到HPI存储器的数据HPI控制逻辑:用于处理HPI与主机之间的接口信号HPI存储器（DARAM）:用于C54x

DSP与主机之间传送数据4.3

HPI-8控制寄存器HPI控制寄存器（HPIC）状态位控制着HPI操作：（1）BOB：字节次序位。（2）SMOD：标准HPI-8寻址方式位。（3）DSPINT：主机向C54x发出中断位。（4）HINT：C54x向主机发出中断位。（5）XHPIA：增强HPI-8扩展寻址使能位。（6）HPIENA：增强HPI-8使能状态位。主机从HPIC寄存器读出数据主机写入HPIC寄存器的数据C54x从HPIC寄存器读出的数据C54x写入HPIC寄存器的数据图8-37

标准HPI-8的HPIC寄存器位结构图4.4HPI与主机的连接表8-29

HPI-8接口信号名称及其功能表8-30

通用I/O控制寄存器(GPIOCR)各位的功能4.5

HPI的8条数据线作通用的I/O引脚5

多通道缓冲串口（McBSP）5.1

McBSP原理框图及信号接口5.2

McBSP控制寄存器5.3

时钟和帧同步的有关概念5.4

McBSP数据的接收和发送5.5

举例5.1

McBSP原理框图及信号接口TMS320C54xx多通道缓冲串口（McBSP）由引脚、接收发送部分、时钟及帧同步信号产生、多通道选择以及CPU中断信号和

DMA同步信号组成，如图8-27所示。表1给出了有关引脚的定义，McBSP通过这

7个引脚为外部设备提供了数据通道和控制通道。McBSP通过DX和DR实现DSP与外部设备的通信和数据交换。图8-27

McBSP原理框图RSRRBRXSR扩展压缩DRRDXRRCRXCRSRGRPCRRCERXCERMCRMcBSP时钟与帧同步发生与控制多通道选择16位外设总线DRDXSPCRCLKXCLKRFSXFSRCLKSRINTXINTREVTXEVTREVTAXEVTA向CPU发出的中断请求信号DMA同步操作表1

McBSP引脚说明引脚I/O/Z说明DRI串行数据接收DXO/Z串行数据发送CLKRI/O/Z接收数据位时钟CLKXI/O/Z发送数据位时钟FSRI/O/Z接收帧同步FSXI/O/Z发送帧同步CLKSI外部时钟输入表2

McBSP内部信号说明信号说明RINT接收中断，送往CPUXINT发送中断，送往CPUREVTDMA接收到同步事件XEVT向DMA发出事件同步REVTADMA接收到同步事件AXEVTA向DMA发出事件同步A返回本节5.2

McBSP控制寄存器控制寄存器及其映射地址表8-11列出了McBSP控制寄存器及其映射地址。子块数据寄存器SPSDx用于指定对应子地址寄存器中数据的读写，其内部连接方式如图所示。这种方法的好处是可以将多个寄存器映射到一个较小的存储空间。表8-11

McBSP控制寄存器及其映射地址地址子地址名称缩写寄存器名称*McBSP0McBSP1McBSP2————RBR[l,2]接收移位寄存器l,2————RSR[1,2]接收缓冲寄存器l,2————XSR[1,2]发送移位寄存器l,20020H0040H0030H—DRR2x数据接收寄存器20021H0041H0031H—DRR1x数据接收寄存器10022H0042H0032H—DXR2x数据发送寄存器20023H0043H0033H—DXR1x数据发送寄存器10038H0048H0034H—SPSAx子地址寄存器0039H0049H0035H0000HSPCR1x串口控制寄存器100000039H0049H0035H0001HSPCB2x串口控制寄存器202000039H0049H0035H0002HRCR1x接收控制寄存器101400039H0049H0035H0003HRCR2x接收控制寄存器200040039H0049H0035H0004HXCR1x发送控制寄存器101400039H0049H0035H0005HXCR2x发送控制寄存器200040039H0049H0035H0006HSRGR1x采样率发生寄存器10039H0049H0035H0007HSRGR2x采样率发生寄存器20039H0049H0035H0008HMCR1x多通道寄存器10039H0049H0035H0009HMCR2x多通道寄存器20039H0049H0035H000AHRCERAx接收通道使能寄存器A0039H0049H0035H000BHRCERBx接收通道使能寄存器B0039H0049H0035H000CHXCERAx发送通道使能寄存器A0039H0049H0035H000DHXCERBx发送通道使能寄存器B0039H0049H0035H000EHPCRx引脚控制寄存器0001串行口的配置串口控制寄存器（

SPCR1、SPCR2）和引脚控制寄存器（PCR）用于对串口进行配置，接收控制寄存器（RCR1、RCR2）和发送控制寄存器（XCR1、XCR2）分别对接收和发送操作进行控制。串口控制寄存器（SPCR1、SPCR2）串口控制寄存器1（SPCR1）结构如图8-28所示，表3为SPCR1控制位功能说明。串口控制寄存器2（SPCR2）结构如图8-29所示，表4为SPCR2控制位功能说明。 引脚控制寄存器（PCR）。引脚控制寄存器（PCR）结构如图8-30所示，表5为PCR控制位功能说明。图8-28

串口接收控制寄存器1（SPCR1）表3

SPCR1控制位功能说明图8-29

串口控制寄存器2（SPCR2）表4

SPCR2控制位功能说明图8-30

引脚控制寄存器（PCR）表5

PCR控制位功能说明 接收控制寄存器（RCR[1,2]）。结构如图

8-31所示，表6所示为RCR1控制位功能说明，表7所示为RCR2控制位功能说明。 发送控制寄存器（XCR[1,2]）。发送控制寄存器（XCR[1,2]）结构如图8-32所示，表8所示为XCR1控制位功能说明，表9所示为

XCR2控制位功能说明。（a）RCR1（b）RCR2图8-31

接收控制寄存器（RCR[1,2]）表6

RCR1控制位功能说明表7

RCR2控制位功能说明（a）XCR1（b）XCR2图8-32

发送控制寄存器（XCR[1,2]）表8

XCR1控制位功能说明表9

XCR2控制位功能说明Mcbsp的复位串口在使用前一般要复位,有两种模式：1复位dsp:

GRST(SPCR2.6),FRST(SPCR2.7),RRST(SPCR1.0),XRST(SPCR2.0)都等于0，整个串口包括接收器，发送器和采样率发生器均处于复位状态。2.通过设置GRST,RRST,XRST复位采样速率发生器、接收器、发送器，要使用时将它们置1，开启。5.3

时钟和帧同步重要术语1、串行字：寄存器和引脚之间的数据传输是以串行字为单位传递的。字的大小可以为8,12,16,24,322、时钟：串行数据只能一次传送一位，每位的传送依赖于时钟信号的上升沿或下降沿（CLKR或CLKX）3、帧：一个或多个要以叫做帧的组为单位的来传输，一帧可以有多个字，帧中的字连续传，但帧之间可以暂停。4、帧同步：表示McBSP传输的开始,图4，图5说明图4

典型数据的接收图5

典型数据的发送用户可编程指定帧同步信号的参数，包括FSR,FSX,CLKR和CLKX的极性；选择单相帧或双相帧；各相的帧长和字长；从帧同步脉冲到第一个数据位的位延迟数是0、1或2位；选择接收数据是左对齐还是右对齐、符号扩展还是零扩展等。这些参数位于寄存器SPCR1、PCR、RCR[1,2]和XCR[1,2]中，且发送和接收参数的配置可独立进行。（R/X）PHASE（RCR2.15),单、双相(R/X)FRLEN[1,2]([R/X]CR[1,2].14),每帧字数(R/X)WDLEN[1,2]([R,X]CR[1,2].7~5)，每字位数图六说明相的概念在McBSP中，帧同步信号表示一次数据传输的开始。帧同步信号之后的数据流可以有两个相——相1和相2。相的个数（1或2）可以通过设置RCR2和XCR2中的（R/X）PHASE位来实现。每帧的字数和每字的位数分别由（

R/X）FRLEN[1,2]

和（R/X）WDLEN[1,2]决定（如图6、-7所示）。图6

例8-2的图图7

例8-3的图4.2数据延迟每一帧都是从帧同步信号有效时到来的第一个时钟周期开始的。实际的数据接收或传输开始时刻相对于帧的开始时刻可以有延时，这一延时称为数据延迟，用

RDATDLY和XDATDLY分别指定接收和发送的数据延迟。可编程数据延迟的范围为0、1、2个时钟周期（[R/X]CR2的DATDLY=00b

–10b），如图8所示。图8

数据延迟McBSP的数据发送/接收状态检测三种方法监测串行口的状态：1、查询RRDY(SPRC1.1)和XRDY(SPRC2.1)来确定接收器和发送器的当前状态，以实现读写控制2、DMA事件3、CPU中断RINT和XINT来读写控制SPCR1的RINTM及SPCR2的XINTM字段选择和配置书上P302，303时钟和帧同步采样率发生器由三级时钟分频组成，如图1所示，可以产生可

编程的CLKG（数据位时钟）信号和FSG（帧同步时钟）信号。

CLKG和FSG是McBSP的内部信号，用于驱动接收/发送时钟信号（CLKR/X）和帧同步信号（FSR/X）。采样率发生器时钟既可以由内部的CPU时钟驱动（CLKSM（SRGR2.13)=1），也可以由外部时钟源驱动（CLKSM=0）。采样率发生器寄存器SRGR[1，2]控制着采样率发生器的各种

操作，其结构如图2所示。表1所示为SRGR1控制位功能说明，表2所示为SRGR2控制位功能说明。10CLKSMCPU时钟CLKSCLKSPCLKSRG÷÷帧脉冲CLKGDVFPERFWIDFSG帧脉冲检测与时钟同步CLKGGSYNCFSR图1

采样率发生器框图数据位时钟帧同步时钟可编程（a）采样率发生器寄存器1

(SRGR1)（b）采样率发生器寄存器2

(SRGR2)图2

采样率发生器寄存器SRGR[1，2]结构图表1

SRGR1控制位功能说明表2

SRGR2控制位功能说明图3

可编程帧周期和帧脉冲宽度返回本节FPER=15(0000

1111),FWID=1,时钟和帧同步信号的定时关系5.4

典型McBSP数据的接收和发送McBSP的寄存器参数设置如下：（1）（R/X）FRLEN1=0b，每帧一个字（2）（R/X）PHASE=0，单相帧（3）（R/X）FRLEN2=X，（R/X）WDLEN2=X每帧字数任意（4）（R/X）WDLEN1=000b,字长8位（5）CLK（X/R）P=0，在CLKR下降沿采样接收数据，在CLKX上升沿采样发送数据（6）FS（R/X）P=0，帧同步脉冲高有效（7）（R/X）DATDLY=01b，1位延迟（8）（R/X）COMPAND=00b,禁止压扩功能5.4

典型McBSP数据的接收和发送数据的接收是通过三级缓冲完成的，例如，通过设置

SPCR1寄存器的RINTM=00b，则可由RRDY信号驱动产生接收中断信号RINT，TMS320C54xxCPU响应中断，读取DRR中的数据。接收时序如图4所示。数据的发送通过两级缓冲完成，通过设置SPCR2寄存器

的XINTM=00b，可由XRDY驱动产生发送中断信号XINT，TMS320C54xx

CPU响应中断，将下一个发送数据写入

DXR中，随后XRDY降为0。发送时序如图5所示。图4

典型数据的接收RSR1---------RBR1--------DRR1图5

典型数据的发送5.5

多通道缓冲串口应用实例SPI协议：McBSP时钟停止模式SPI协议是一种主从配置的、支持一个主方、一个或多个从方的串行通信协议，一般使用4条信号线：串行移位时钟线（SCK）、主机输入/从机输出线（MISO）、主机输出/从机输入线（MOSI）、SS低电平有效的使能信号线（

）。如图9~12所示、表8-19、20所示。图9

McBSP作为SPI模式的主设备图10

McBSP作为SPI模式的从设备图11

CLKSTP=10b、CLKXP=0时钟停止模式1的时序图图12

CLKSTP=11b、CLKXP=1时钟停止模式4的时序图表3

McBSP寄存器位域设置（SPI模式的主设备）表4

McBSP寄存器位域设置（SPI模式的从设备）RS232串行接口实验MAX3111通用异步收发器是MAXIM公司专门为小型微处理系统进行最优化设计的UART

。它包括一个振荡器和一个可编程波特率发生器；具有一个可屏蔽的中断源；另具有一个8字节的接收

FIFO（先入先出）缓冲器。它应用

SPI/MICROWIRE接口技术直接与主控制器进行通信，线路简单、体积小，通信速率可