实验7集成计数器(实验报告要求)8678

序号1型号与规格数量1台数字电路实验箱四位二进制加法计数器2集成芯片74LS16174LS1511片1片8选1数据选择器3集成芯片4集成芯片74LS0074LS201片4二输入与非门1片二四输入与非门5集成芯片三、实验原理〔0.5分〕计数器对输入的时钟脉冲进展计数，来一个CP脉冲计数器状态变化一次。根据计数器计数循环长度M，称之为模M计数器〔M进制计数器〕。通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。一个计数型触发器就是一位二进制计数器。N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。在数字集成产品中，通用的计数器是二进制和十进制计数器。按计数长度、制控信号、置位和复位信号的不同有不同的型号。1．74LS161计数器74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如以下图1所示：表1为74LS161的功能表：表1ABCD0××××××××××0000ABCDABCD10↑10××××××保持11×0×××××保持111↑××××计数从表1可以知道74LS161在为低电平时实现异步复位〔清零CR〕功能，即复位不需要时钟信号。在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要等于并行输入预置数ABCD。在复位和预置1有效时钟信号才能使输出状态端都为无效电平时，两计数使能端输入使能信号数功能；两计数使能端输入制止信号，。在，74LS161实现模16加法计，集成计数器实现状态保持功能，时，进位输出端OC=1。2．组成任意进制的计数器在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。在设计时序逻辑电路时有两种方法，一种为反响清零法，另一种为反响置数法。〔1〕反响清零法反响清零法是利用反响电路产生一个给集成计数器的复位信号，使计数器各输出端为零〔清零〕。反响电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。反响清零法的逻辑框图见图2。……Qn-1…Q1Q0计数器CPCPZ图2反响清零法框图〔2〕反响置数法反响置数法将反响逻辑电路产生的信号送到计数电路的置位端，在滿足条件时，计数电路输出状态为给定的二进制码。反响置数法的逻辑框图图如3所示。……Qn-1…Q1Q0组合电路计数器CPDn-1…D0CPZdn-1…d0图3反响清零法框图在时序电路设计中，以上两种方法有时可以并用。〔3〕级联--采用并行整体置数法D0D1D2D374LS161D0D1D2D374LS161EPEPCC1ETLDETLDCLK计数脉冲Q0Q1Q2CLKCLKQ0Q1Q2Q3RD1Q3RD由74LS161构成的53进制加法计数器3.序列信号发生器在数字信号的传输和测试过程中，有时需要一组特定顺序的串行数字编码，如“0100111〞，将这种数字串行信号称为序列信号，用来产生序列信号的电路称为序列信号。构成序列信号发生器的方法主要有：计数器加数据选择器简单、直观。如利用74LS161和74LS151产生序列信号00010111〔高位在发生器这种方法前〕的电路连接图见以下图所示。序列信号输出Q3Q2Q1Q0COYWCTTCTPA2A1A0174LS16174LS151>CPCRLDD0D1D2D3D0D1D2D3D4D5D6D711图产生00010111的序列信号发生器一在CP时钟脉冲信号的作用下，010→011→100→101→110→111→000的循环进器74LS151的地址端输变化，D0-D7的状态就出如今Y。通过定义数据选出端得到不同的序列信号输出。4位二进制计数器74LS161低三位的状态按照000→001→展计数。由于这三位输出作为8选1数据选择入变量，随着状态的择器输入端的状态，就可以在输五、实验内容及步骤〔1分〕1．集成计数器74LS161功能测试1〕用74LS161四位二进制同加步法计数器组成一个同步十二进制计数器，cp端送入单次脉冲，输出Q依次与发光二极管相连，送入脉冲的同时观察二极管的亮灭并记录分析其计数状态。分析提示：反响置数法是通过74LS161是同置步数的，需CP和LD都有效才能个CP后就应产生有效信号。预置数ABCD=0000，应在QAQBQCQD=1101时预置端变为低电反响产生置数信号，將预置数ABCD预置到输入端。LD置数，因此LD应先于CP出现。所以M-1LD平。(1〕画出用74LS161所设计的十二进制计数器的电路连接图。(2〕画出状态转移图。2）用74LS161四位二进制同步加法计数器组成一个同步7进制计数器，脉冲，输出依次与发光二极管相连，送入脉冲的同时观察二极管的亮灭并记录分析其计数状态。cp端送入单次(1〕画出用74LS161所设计的七进制计数器的电路连接图。(2〕画出状态转移图。2.集成计数器74LS161级联功能测试--利用2片74ls161构成模83的计数器3．用74LS151与74LS161构成10110011序列信号发生器，并用示波器观察电路输入脉冲与输出序列信号的波形。六、实验数据〔2分〕1.实验1数据(1〕画出用74LS161所设