第2章单片机硬件结构

第2章

MCS-51单片机硬件结构§

2.2

MCS-51单片机内部结构分析§

2.3

MCS-51单片机的引脚功能§

2.4

MCS-51的存储器组织§

2.5

MCS-51CPU时序§

2.6

MCS-51低功耗运行方式及编程MCS-51系列MCS-51系列基本的51系列单片机803180518751增强的51系列单片机803280528752而8031中没有，使用时需外接一片

EPROMI/O型号区别：R8051OM/

8751EP单片机中含有ROM

RAMROMT//CEPROM并

，

串

INT8032256B341680528KB256B341687528KB256B341680318031二、MCS-51系列单片机的差异51子系列

(基本型)型号ROMEPROMRAMT/CI/OINT并串8031128B241580514KB128B241587514KB128B241552子系列请见：P21

表1-4P22

表1-551系列产品§2.2

MCS-51单片机内部结构分析串行口定时器计数器特殊功能（SFR）中断系统RAM

P0口

P2口P1口P3口ROM/EPROMCPU内部 总线Vcc寄存器

VssXTAL1XTAL2PSENEAALERESETP0.0~P0.78P2.0~P2.788P1.0~P1.78P3.0~P

3.7面向用户的结构(内特性)共40条引线用户外特性功能框图P32图2-2

MCS-51

逻辑结构框图40引脚，双列直插式结构VccP3.7P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDP0.7

P0.0P0.1P0.2P0.3P0.4P0.5P0.6RXDTXD

INT0INT1T0WRRDT1XTAL1XTAL2VssEA/VPP80314039383736353433323130

ALE/PROGPSENP2.72827

P2.626

P2.525

P2.424

P2.323

P2.222

P2.121

P2.012

89C51

29123456789P3.0

10P3.1

11P3.2P3.3

13P3.4

14P3.5

15P3.6

1617181920§2.3

MCS-51单片机的引脚功能用户外特性P0口:I/O

口

或数据总线/低8位地址总线复用口P1口:I/O口P3口:I/O口或第2功能口P2口:I/O口

或高8位地址总线控制总线控制总线时钟复位引脚2、管脚的功能（1）电源Vcc：(40脚）接+5V电源(直流电源正端)Vss：（20脚）接地端(直流电源负端)硬件设计时，为提高单片机抗干扰性能，应在这两脚之间加一0.01uF去耦电容。而且电源线要尽可能粗一些，如100mil(2.54mm)+5VGND0.01uF4020CPU（2）时钟XTAL1：（19脚）片内振荡电路输入端

XTAL2：（18脚）片内振荡电路输出端内时钟方式：内时钟方式(最常用的方式)外时钟方式在XTAL1、XTAL2上外接定时元件，使其形成自激振荡器。时钟电路：2、管脚的功能定时元件采用由石英晶体和电容组成并联谐振电路。晶体和电容尽可能靠近单片机芯片。单片机XTAL218C1C2振荡频率1.2MHz~12MHz19XTAL1晶振内时钟方式电路设计原理图电容通常选择为

20~30PF左右C1、C2取值对振荡频率输

出稳定性、大小及振荡电路的起振速度有一定的影响。时钟电路设计应注意问题：1、设计印制板时，晶体与电容尽可能与单片机芯片靠近，以减少寄生电容，保证振荡器可靠工作。2、尽可能用地线包围振荡电路，晶体外壳接地；3、应考虑系统功耗要求，时钟频率越低，功耗越小；4、选用瓷片电容；EA/VPPALEPSEN名称功

能片外取指信号（片外程序存储器读）输出端低电平有效。通过P0口读回指令或常数。控制的是片外程序存储器（3）控制信号EA=0时，选外部ROM；1，地址小于4k时，选内部ROM地址大于4k时，选外部ROMP0口是数据/地址复用口不访问片外存储器时，以1/6时钟频率固定输出正脉冲程序存储器选择信号P0口输出数据信息P0口输出地址信息锁存地址寄存器内

容寄存器内

容PC0000HTMOD00HACC00HTCON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HP0~P30FFHSCON00HIP×××00000BSBUF不定IE0××00000BPCON0

××

000B表

2-2 复位后内部寄存器状态初始复位不影响片内RAM状态。RESET：

复位信号，高电平复位CPU，低电平CPU工作VCC8031RST

80518751VSS400.47µF

20R151kR2

51k9复位电路设计：RESET高电平有效手动复位KRKR上电自动复位二极管作用？高电平要保持10ms以上+5V简单的上电复位电路：IMP813L(DIP/SO)复位功能：1(MR):手动复位输入。低电平有效的输入可触发复位脉冲。250μA的上拉电阻允许此脚被TTL/CMOS逻辑驱动或由开关短路到地。7（RESET）：高电平有效的200ms复位输出。电源监视功能：4（PFI）：电源故障电压监控输入。 当PFI小于1.25V时，PFO变为低电平。不用时将PFI接地或接至Vcc。5（PFO）：电源故障输出。该输出低电平有效。目前，在设计中我们更多的使用具有复位功能的集成电路芯片，如X5045，IMP813L、IMP708等6（WDI）：看门狗输入。WDI控制内部看门狗定时器。WDI端保持高电平或低电平达1.6秒可使内部定时器完成计数，并将WDO变为低电平。将WDI悬空或连接一个高阻抗三态缓冲器将禁止看门狗功能。内部看门狗定时器清零的条件有三种：发生复位；WDI处于三态；或WDI检测到一个上升沿或下降沿。8（WDO)：看门狗输出。当内部看门狗定时器超时1.6秒时，WDO拉至低电平，并直到看门狗被清零才变为高电平。此外，当Vcc低于复位门限时，WDO保持低电平。看门狗功能：基于IMP813L的复位电路设计读锁存器写锁存器内部总线读引脚D

QP1.xCL锁存器

QTP1.x引脚Vcc内部上拉电阻010101输出输入

“读引脚”1、读I/O引脚信号：以P1口为例※

每一位可分别定义为输入或输出线※

做信号输入引脚时，口锁存器须先置1，再读入引脚信号。2.3.3

I/O口:

讲2个问题2、P3口的第二功能状态口线第二功能P3.0RXD串行口信号输入引脚P3.1TXD串行口信号输出引脚P3.2INT0外部中断0输入引脚P3.3INT1外部中断1输入引脚P3.4T0计数器0输入P3.5T1计数器1输入P3.6WR外部RAM写信号P3.7RD外部RAM读信号2.3.4

管脚应用特性：1、端口驱动能力和接口要求P0口：每一位口线可驱动8个LSTTL门输入。作I/O口使用时因输出级是漏极开路而需接上拉电阻。作总线使用无需上拉电阻。P1—P3口：每一位口线可驱动4个LSTTL门输入。内部集成上拉电阻，外部无需接上拉电阻。CHMOS端口只提供几毫安输出电流，因限制高电平输出时的电流，保护引脚不被损坏。80518751P2口ALEP0口A0~A7D0~D72.3.4

管脚应用特性：单片机扩展系统设计的三总线结构：控制总线、数据总线、地址总线数据总线

DB8031P3.6P3.7PSENEARST控

制

WR

RD总

PSEN线CBEARSTEA8~A15G

74HC地址总线

AB373§2.4MCS-51的存储器组织存储器程序存储器数据存储器

RAM、

FLASH对单片机来讲，ROM和RAM的寻址机构和寻址方式是分开的。ROM、EPROME2ROM或FLASHPSENWRRD单片机内部EA=1外部EA=00000H0FFFFH0000H外部FFFFH89511000H0FFFH4KB803151系列程序存储器配置图接地2.4.1

程序存储器实行片内、外统一编址方式，由PC指针访问。存放程序目标代码中断源入口地址外部中断00003H定时器0溢出000BH外部中断10013H定时器1溢出001BH串行口0023H*定时器2溢出或

T2EX（P1.1）端负跳002BH程序存储器中有7个地址具有特殊功能，MCS-51复位后，（PC）=0000H，故系统程序必须从0000H单元开始，也叫做系统程序的启动地址。6个特殊单元：分别对应于6种中断源的中断入口地址，如表2-4所示。2.4.2

数据存储器RAM内部数据存储器外部数据存储器分为两部分单片机(RAM)RAM用户扩展数据存储器外部扩展总线单片机扩展系统结构图SFR特殊功能寄存器80HFFH

直接寻址内部RAMSFR特殊功能寄存器80H7FH00HFFH00HFFH80H7FH地址重叠内部RAM间接寻址内部RAM52系列内部RAM配置51系列内部

RAM配置一、内部数据存储器地址:00H

~

FFH7FH80个字节RAM

只能按字节寻址16个字节，128个RAM位可按位亦可按字节寻址1、每个区有8个字节，分别对应8个工作寄存器

R0

~

R7如0区：00H地址单元对应0区的寄存器R0，01H地址单元对应0区的寄存器R12、可作普通RAM使用四个工作寄存器区30H2FH20H1FH18H17H10H0FH08H07H00H1、内部

00H~7FHRAM区功能配置图~~~~数据缓冲区位寻址区R7R

3区（8字节）

寄0R72区（8字节）

存R0

R71区（8字节）

器R0

R70区（8字节）

区R0P42⑴

通用寄存器组

32个RAM单元共4个区，每个区8个通用工作寄存器

R0~R7

“区”的选择由程序状态字PSW中的RS1和RS0确定工作寄存器区RS1RS0地

址0区0000H

~

07H1区0108H

~

0FH2区1010H

~

17H3区1118H

~

1FH⑵位寻址区·字节地址：20H

~

2FH

，16个字节可按字节操作：mov

20h,#0aah·位地址：00H

~

7FH单独按位操作：setb

20h·布尔处理机数据存储器的主要组成部分字节地址位地址蓝色框内地址的区别？靠指令区别（3）用户RAM区字节地址：30H

~

7FH片内RAM的部分单元可用作堆栈复位后，51的栈区指向07H单元，是工作寄存器区0，为避开工作寄存器区和位寻址区，用户堆栈一般设置在30H

~

7FH

之间,52系列单片机可设置在30H~0FFH之间.30HMCS-51片内I/O口锁存器、T/C、串行口数据缓冲器、各种控制寄存器（PC除外），都以特殊功能寄存器形式出现，能综合、实时反映单片机内部的工作状态和工作方式，掌握各个SFR的工作状态及工作方式，实现对单片机系统的控制具有重要意义。⑴程序计数器PC

16位专用寄存器，寻址范围64KB，程序最大长度为64KB。

用来存放下一条指令地址。

通电时自动复位，运行时可手动复位，复位后，2.特殊功能寄存器PC的内容自动清零

PC0000H

系统的启动地址特殊功能寄存器

名称特殊功能寄存器对应地址⑵

累加器A

地址：0E0H·最常用的一个专用寄存器·大部分单操作数指令的操作数取自A·很多双操作数指令的一个操作数取自A·算术运算和逻辑运算的结果放在A或AB对中·指令系统采用A作为累加器的标识符例：INC

A

；执行A中的内容加1操作ADD

A，#data

；执行A (A)+

#data

操作位寻址功能⑶

寄存器B

地址：0F0H·8位寄存器·与累加器A配合使用，一般用于乘除法运算·寄存器B

存放第二操作数、乘积的高8位字节除法的余数部分例：MUL

ABDIV

AB;执行

(A)×(B);执行(A)/(B)BA商

A

余B⑷

程序状态字PSW

地址：0D0H进/借位标志CY（PSW.7）加法运算时，如果D7有进位，则CY=1，否则CY=0减法运算时，如果D7有借位，则CY=1，否则CY=0布尔运算中被定义为位累加器CYACF0RS1RS0OVP·

8位寄存器，存放程序的状态信息，表征指令的执行状态，供程序查询和判别使用。D7

D6

D5

D4

D3

D2

D1

D0PSWD7

•

•

•

•

•

•

D0Cy辅助进位标志AC（PSW.6）8位加法运算时，如果低半字节的D3向D4有进位，则

AC=1，否则AC=08位减法运算时，如果低半字节的D3向D4有借位，则

AC=1，否则AC=0标志F0（PSW.5）·含义由用户定义，可用软件来使它置“1”、或清

“由0”软件测试F0来控制程序流向D7~D4D3~D0ACCYACF0RS1RS0OVPD7

D6

D5

D4

D3

D2

D1

D0PSW工作寄存器区选择位RS1、RS0（PSW.4、PSW

.3）工作寄存器区RS1RS0地

址0区0000H

~

07H1区0108H

~

0FH2区1010H

~

17H3区1118H

~

1FH通过软件来改变RS1

、RS0的组合，以确定当前工作寄存器区。PSW.4

PSW.3CYACF0RS1RS0OVPPSW溢出标志OV（PSW.2）·作为有符号数加、减法时由硬件置位或清除，以指示运算结果是否溢出·执行加/减法指令时，加/减法的结果如超出了一个字节有符号补码数

所表示的范围（-128

~+127），则OV=1；否则OV=0CYACF0RS1RS0OVPPSW奇偶标志P（PSW.0）·每个指令周期都由硬件置位或清零，以表示累加器A中值为“1”的位数的奇偶性·该标志可用于串行数据通讯，验证数据传输的可靠性P

=1 A中1的个数为奇数0 A中1的个数为偶数CYACF0RS1RS0OVPPSW⑸堆栈指针SP

工作方式：“先进后出”或“后进先出”

8位寄存器，存放栈顶地址

数据压入堆栈时，SP自动加1

数据弹出堆栈时，SP自动减1

作用：保护CPU现场和断点地址调用子程序时按“先进后出”工作原则，由SP组织的内部

RAM区域，被称为堆栈。中断时栈区“向上生成”SPSP例：堆栈操作MOV

SP,

#60H’建立堆栈PUSH

ACC’压入操作PUSH

BPOP

direct’弹出操作64H63H62H61H60HB的内容SPSPdirectA的内容栈

底1、堆栈是向上生长的2、SP始终指向栈顶，要人工预防堆栈溢出⑹数据指针DPTR·16位寄存器，高字节用DPH表示，低字节用DPL表示·存放外部RAM

或I/O

口地址，范围64KB例：MOVX

A，＠DPTRMOVX

＠DPTR，

A

DPTR;将外部RAM中地址为＠DPTR的单元内容读到A中WR;将A中的内容写到外部RAM中地址为＠DPTR的单元（DPTR）ARD(A)MOV

DPTR，#1000H⑺

I/O

端口P0

~

P3

地址:80H

90H

0A0H

0B0H专用寄存器P0

~P3分别是端口P0

~P3的锁存器⑻

串行数据缓冲器

SBUF

地址:99H存放欲发送的数据“写”发送缓冲器MOV

SBUF，A存放已接收的数据“读”接受缓冲器MOV A，SBUF⑼

定时/计数器

T0

T1MCS-51系列有2个16位定时/计数器T0

、T1MCS-52系列增加了1个16位定时/计数器T2SBUF一个地址:99H两个缓冲器共用⑽其他控制寄存器名称地址作

用IP0B8H中断优先控制寄存器IE0A8H中断允许控制寄存器TMOD89H定时/计数器方式控制寄存器TCON88H定时/计数器控制寄存器SCON99H串行口控制寄存器PCON97H电源及波特率选择控制寻址空间64KB采用寄存器间接寻址方式间址寄存器有R0、R1（寻址范围：256B）数据指针DPTR（寻址范围：64KB）

采用MOVX指令单片机产生读/写信号，对外部RAM产生读写操作3、外部数据存储器FFFFH0000H外部RAM（I/O）64KBMOVX

A，@RiMOVX

A，@DPTRMOVX

@Ri，AMOVX @DPTR

，A“读”指令“写”指令通过三条总线扩展§2.5

MCS-51 CPU时序一、机器周期、状态、相位机器周期：由时钟振荡周期构成。一个机器周期由12个振荡周期构成，被分成6个S

状态S1～S6，每个S状态分为2(拍)个振荡周期（相位P1，相位P2）。指令周期：CPU执行一条指令所需时间。以机器周期为单位。·1个机器周期＝12(拍)个振荡周期＝6个S状态·采用主频为12MHz振荡源，每个机器周期为1µS二、典型指令的取指和执行时序OSCALE机器周期S1

S2

S3

S4

S5

S6P1

P2

P1

P2

P1

P2

P1

P2

P1

P2

P1

P2读操作码04H读下一个操作码（丢掉）PC不增“1”S1S2S3S4S5S6再读下一个操作码(a)

单字节单周期指令如：

INC

A机器周期OP04HROMPC读操作码24H读第二字节#dataS1S2S3S4S5S6再读下一个操作码(b)

双字节单周期指令OSCALE机器周期S1

S2

S3

S4

S5

S6P1

P2

P1

P2

P1

P2

P1

P2

P1

P2

P1

P2机器周期如：ADD

A，#dataROMOP操作数24HdataPCPC读操作码A3H(c)

单字节双周期指令如：INC

DPTROPA3HROMPC机器周期S1S2S3S4S5S6S1S2S3S4S5机器周期S1

S2

S3

S4

S5

S6P1

P2

P1

P2

P1

P2

P1

P2

P1

P2

P1

P2OSCALE读下一个操作码（丢掉）PC不增“1”DPLDPH“+1”读操作码E0H地址数据访问外部存储器不取指不取指无ALEOSCALE机器周期S1

S2

S3

S4

S5

S6P1

P2

P1

P2

P1

P2

P1

P2

P1

P2

P1

P2机器周期S1S2S3S4S5S6S1S2S3S4S5S读下一个操作码（丢掉）PC不增“1”(d)