标清数字视频帧同步的sdram设计

标清数字视频帧同步的sdram设计

0卫星信号接收设备在视频系统中，信号来自各种信号源，如电视转播车、视频录制、摄像头、同步卫星信号接收设备等。你的时间基准和分钟设置不同。当两条信号到达混合传输时，它们之间的秒误差会导致颜色失真。微秒误差降低了图像的水平，而高修正率误差降低了图像的水平，从而导致图像的振动和旋转，这直接影响图像的质量。1同速系统的设计1.1发送模块电路设计带帧同步的标清视频编码系统硬件电路主要由标清SDI接收模块、帧同步模块、标清视频编码模块和电源模块组成其中标清SDI接收模块主要由用于电缆均衡的GS9074和用于时钟恢复的CLC016组成;帧同步模块主要由模拟同步提取SAA7111A、FPGA芯片EP3C25E144和SDRAM芯片HY57V281620组成;SDI发送模块由电缆驱动器CLC001组成为了补偿信号在同轴电缆中传输时造成的衰减和相移,SDI接收端需要一个自适应电缆长度的均衡电路.GS9074芯片可以对从0～350m传输距离进行自动调节均衡,降低衰减和相移对信号的影响,而且支持传送速率在143Mb/s和360Mb/s之间的多个标准SDI流本地模拟视频同步信号的时基信号用芯片SAA7111A分离出来,该芯片是PHILIPS公司的一种增强型视频输入处理器芯片,它集A/D与解码功能于一身,片内还附有锁相、自动钳位、自动增益控制、时钟产生、多制式解码等电路,另外还可对亮度、对比度和饱和度进行控制.既支持PAL电视制式,又支持NTSC电视制式.SAA7111A内部含有ISMPTE259M标准规定了传输的SDI信号必须遵守的电气规范,为了使经过前面两个模块处理后产生的NRZI扰码比特流能够达到这些电气规范,一个简单的办法就是把这个比特流送到电缆驱动器中,经过电缆驱动器处理后输出的SDI信号就完全满足标准规定的电气规范,可以在同轴电缆上传输了.电缆驱动器选用的是CLC001芯片.1.2并网存储的sdram数据一帧按照系统功能可将软件设计划分为如下几个部分,如图2所示:(1)锁相环模块,为整个系统提供符合不同要求的时钟.利用FPGA内部集成的锁相环通过调用相应的宏功能块来实现.(2)解串模块,用于将数字视频的串行SDI流转换成并行数据,方便将数据并行存储.(3)输入同步控制模块,提取数据流中的同步信号,生成标识信号控制一帧视频数据(不含第6行)顺序写入SDRAM首地址开始的固定区域.(4)输出同步控制模块,根据外部电路提供的同步信号,生成标识信号控制一帧视频数据(不含第6行)从SDRAM首地址开始的固定区域顺序读出.(5)SDRAM控制器模块,用于控制对SDRAM的访问,从而实现对数据流的读写.(6)视频切换行的处理,主要用于合成视频切换行(即第6行)的数据,并嵌入到缺少第6行数据的视频流中,构成完整的一帧视频数据.(7)串化模块,用于将数字视频的串行SDI流转换成并行数据.2sdram的读取SDRAM命令状态机作为SDRAM控制器的主要部分,用有限状态机来实现对系统的初始化、读写和刷新命令的产生.其状态图如图3所示。系统通电后,开始初始化,生成SDRAM初始化的一系列顺序操作命令,包括延时、预充电、刷新和模式寄存器的设置.初始化完成后,SDRAM进入空闲状态,此时可以对它进行读写操作.SDRAM进入突发读写状态的条件由FIFO系统中接收和发送缓冲器的空满状态来决定.当某一个接收缓冲器存满数据时,就生成一个满标志,用来驱动SDRAM状态机进入突发读状态;当某一个发送缓冲器发送数据时,就生成一个空标志,用来驱动SDRAM进入突发写状态.为了设计方便,该系统使用带预充的突发读写命令.读状态生成满足SDRAM突发读时序要求的行激活命令和带自动预充的突发读命令.写状态生成满足SDRAM突发写时序要求的行激活命令和带自动预充的突发写命令.读状态完成后,SDRAM进入空闲状态.写状态完成后,SDRAM进入自动刷新状态,生成自动刷新命令.一个刷新周期后,SDRAM进入空闲状态.3数据处理与同步机根据系统的结构以及功能将测试平台搭建为如图4所示的系统.图4(a)的平台用于测试是否有音频辅助数据丢失.在SDI流中的行辅助数据区嵌入数字音频信号,再通过数字视频帧同步将信号锁定,然后将并行的数字视频数据通过串转并形成SDI流,再用电缆驱动进行信号加强后发送到数字音频解嵌模块,输出的视频信号经过视频编码器转换为模拟视频信号由电视机显示,输出的数字音频信号通过音频数模转换由电视机播放.通过观察视频图像的稳定性,和鉴定声音的听觉效果来判断加嵌后的视频流经过帧同步后是否能够正确恢复,以及有没有丢失音频信号.图4(b)的平台用于测试帧同步之后的视频数据进行同步视频切换时是否会产生图像抖动.用两路被本地模拟同步信号锁定的SDI流经过数字切换台进行切换,然后通过视频编码器将数字信号转换成模拟信号由电视机显示.其中一路SDI用测试好的数字帧同步机进行锁定,另一路由本设计的帧同步模块外加并转串和电缆驱动来生成.如果两路切换时图像没有抖动,错位以及乱点,则说明帧同步模块的同步效果无误.以上平台中用到并转串和串转并模块都是由FP-GA内部资源编程实现的,用到的电视机均为模拟电视机,接口为CVBS.测试结果显示,在用FPGA和SDRAM进行帧缓存从而达到视频同步的过程中,并没有丢失任何音频数据包,不管从示波器观察,还是从电视机发出的声音来判断,都不会有失真.同时系统也可以与其它被本地模拟同步信号锁定的视频源进行切换,电视机显示的图像即不会抖动、失真或错位,用示波器观察两路数字视频转换为的模拟视频信号亦是同步的.如图5所示,SDRAM控制模块接收到输入端帧起始标志new＿frame＿in信号的正脉冲后,清空写地址寄存器,然后等待状态机进入突发写状态,开始生成写命令,即行有效信号ras＿n的负脉冲时刻同时发送行地址,CAS延时后列有效信号cas＿n和写有效信号we＿n的负脉冲时刻同时发送列地址.此刻,数据线的第7行视频数据将顺序存入SDRAM.由前述章节可知,第7行数据的EAV中XYZ的值为2D8,与图中数据相符.如图6所示,SDRAM控制模块接收到输出端帧起始标志new＿frame＿out信号的正脉冲后,清空读地址寄存器,然后等待状态机进入突发读状态,开始生成读命令,即行有效信号ras＿n的负脉冲时刻同时发送行地址,CAS延时后列有效信号cas＿n的负脉冲时刻同时发送列地址.