nrf24l01模块售后spi总线协议及时序_第1页
nrf24l01模块售后spi总线协议及时序_第2页
nrf24l01模块售后spi总线协议及时序_第3页
nrf24l01模块售后spi总线协议及时序_第4页
nrf24l01模块售后spi总线协议及时序_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

2009-12-0422:29:5613140下降沿到来的时候，sdi 个时钟周期的数据情况演示一遍(假设上升沿发送数据)脉 从机 1x011012x102103x013014x104105x015016x106107x017018x10810SPI总线是Motorola3线方式进行通信:SCKMOSI，一条数据输出线MISO;CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作SPI总线有四种工作方式(SP0SP1SP2SP3)SPI0SPI3SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对时钟相位(CPHA)CPHA=0，在串行同步时钟的第一个跳变沿(上升或SPI接口有四种不同的数据传输时序，取决于CPOLCPHL1中表现了这四种时序，时序与CPOL、CPHL的关系也可以从图中看出。CPOLSCK时钟信号空闲时的电平，CPOL＝0，空闲电平为低电平，CPOL＝1时，空闲电平为CPHA是用来决定采样时刻的，CPHA=0，在每个周期的第一个时钟沿采样，我们来关注SCK的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿在时钟的前沿被从器件采样，那主器件是在何时刻输出bit1的呢？bit1SCK信号有效以前，比SCK的上升沿还要早半个时钟周期。bit1的输出时刻与SSEL信号没有关系。再来看从器件，从器件是在SSEL信号有效后，立即输出bit1，尽管此时SCK信号还没有起效。关于上面的主器件和从器件输出bit13、4延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出bit1的情况（MOSI）。到了SCK的第一个时钟周期的上升沿正好被从器件采样。通常我们进行的spi操作都是16位的。图5记录了第一个字节和第二个字节间的相互衔接的过程。全双工通信，目前应用中的数据速率可达几Mbps的水平。SCLK SPI接口在 传输，高

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论