第5讲存储器系统

第五讲存储器系统内容提要一、存储器系统概述二、随机读写存储器RAM三、只读存储器ROM四、存储器系统设计一、存储器系统概述第五讲存储器系统主要内容：微型机的存储系统；半导体存储器分类及特点；半导体存储器的主要性能指标；半导体存储器的基本结构；1.1微型机的存储系统

微机中能够存储数据的地方有：内存、高速缓存、磁盘、光盘等。这些器件都可以称之为存储器。

将两个或两个以上速度、容量和价格各不相同的存储器用软件、硬件或软硬件相结合的方法连接起来，就构成一个存储(器)系统。

目的：使系统的存储速度接近最快的存储器，容量接近最大的存储器。第五讲存储器系统微机中存在两种存储系统：Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器解决速度问题解决容量问题微机中拥有不同类型的存储部件，其具有层次结构。通用寄存器堆(组)暂存器等高速缓存主存储器联机外存储器脱机外存储器快慢小大容量速度CPU内核由上至下容量越来越大，但速度越来越慢。第五讲存储器系统1.2半导体存储器分类及特点存储器分内存(储器)、外存(储器)内存——存放当前运行的程序和数据。特点：快，容量小，随机存取，CPU可直接访问。通常由半导体存储器构成RAM、ROM外存——存放非当前使用的程序和数据。特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。通常由磁、光存储器构成，也可以由半导体存储器构成磁盘、磁带、CD-ROM、DVD-ROM、U盘等第五讲存储器系统半导体存储器由能够表示二进制数0和1的、且具有记忆功能的一些半导体器件组成，如触发器、MOS管的栅极电容等。能存放一位二进制数的半导体器件称为一个存储元。若干存储元构成一个存储单元。分类RandomAccessMemoryReadOnlyMemory第五讲存储器系统

根据存储器芯片内部基本单元电路的结构不同，RAM又分为：随机读写存储器RAM(2)动态随机读写存储器D(ynamic)RAM双稳态触发器电路构成。速度快，容量小。用电容存储信息，速度慢，集成度高，容量大。但电容有漏电存在，需要定时“刷新”。(3)非易失性随机读写存储器N(on)V(olatile)RAM存储电路由SRAM和E2PROM共同构成。正常运行时同SRAM；掉电或电源故障SRAM信息自动保护到E2PROM。(1)静态随机读写存储器S(tatic)RAM第五讲存储器系统（1）掩膜式ROM采用掩膜工艺（即光刻图形技术）一次性由生产厂家直接写入的。（2）可编程PROM熔丝断开和接通存储信息，用户通过编程只能写一次，不能擦除和改写。（3）可擦除可编程ROM（EPROM）是紫外线EPROM，照15～20min擦除，写入要专用编程器。（4）电可擦除可编程ROM（E2PROM）在线E2PROM，编程改写不需专用设备，某引脚上加规定电压即可。（5）闪速存储器FLASH（FlashMemory）类似E2PROM，擦写速度快，按块擦写。只读存储器ROM第五讲存储器系统1.3半导体存储器的主要性能指标存储容量：存储单元个数M×每单元位数N。例如：SRAM6264容量为：8K*8 DRAMIntel2164容量为：64K*1存取时间：从启动读(写)操作到操作完成的时间(ns)。存取周期：两次独立的存储器操作所需的最小时间间隔。平均故障间隔时间MTBF（可靠性）功耗(mw毫瓦)：动态功耗、静态功耗性能/价格比

尽量选用存储容量大的芯片，以减少总芯片数。CPU读写存储器的时间必须大于存储芯片的存取时间MeanTimeBetweenFailure第五讲存储器系统1.4半导体存储器的基本结构存储器逻辑结构示意图第五讲存储器系统存储器物理结构图(红色虚线内部分)组成部分包括：地址寄存器、地址译码器、存储体、读写驱动电路、数据寄存器和读写控制逻辑电路等。第五讲存储器系统存储体

是存储器中存储信息的实体，是存储元的集合体。存储元是存储一位二进制“0”或“1”的基本存储电路。

存储体内存储元采用二维排列结构，有两种方式：字(8位)结构和(1)位结构。

如对于1024个存储元，其两种排列方式如下所示：┋┋┋┋27=1287位地址线8位数据线┋210=102410位地址线1位数据线第五讲存储器系统地址译码器单译码方式接受CPU的地址信息，译码选中内某存储单元。双译码方式根据其个数分两种：结构简单，但输出条数太多(1024条)输出条数减少(64条),结构复杂读／写控制电路接收CPU传来的控制命令，产生相应时序信号对存储器进行读/写控制。内容提要一、存储器系统概述二、随机读写存储器RAM三、只读存储器ROM四、存储器系统设计二、随机读写存储器RAM第五讲存储器系统要求掌握：SRAM与DRAM的主要特点典型存储器芯片及其与系统的连接存储器扩展技术2.1静态存储器SRAM特点：用双稳态触发器存储信息。(P199)速度快（<5ns），不需刷新，外围电路比较简单，但集成度低（存储容量小，约1Mbit/片），功耗大。在PC机中，SRAM常用作高速缓冲存储器Cache。对容量为M*N的SRAM芯片，其地址线数=㏒2M；数据线数=N。反之，若SRAM芯片的地址线数为K，则可以推断其单元数为2K个。第五讲存储器系统2.2典型SRAM芯片CMOSRAM芯片6264（8KB）：主要引脚功能工作时序与系统的连接使用常用典型的SRAM芯片有6116（2K*8）、6264（8K*8）、62256（32K*8）等。SRAM6264芯片外部引线图地址线：A0～A12数据线：D0～D7输出允许信号：OE写允许信号：WE选片信号：CS1、CS2或CE1、CE2/CE1/CE2第五讲存储器系统6264的工作过程：读操作：地址；CS1=0、CS2=1；OE=0，WE=1；数据写操作：地址；数据；CS1=0、CS2=1；OE=*，WE=06264芯片与系统的连接┋D0~D7A0A12┋WEOECS1CS2译码电路┋8288总线控制器(最大模式)MWTCMRDC高位地址信号A0A12D0~D7┋系统侧芯片侧存储器写控制存储器读控制第五讲存储器系统译码电路

将输入的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。全地址译码

低位地址线直接接存储器芯片的地址线；剩余的全部高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个惟一的内存地址。存储器芯片译码器低位地址高位地址全部地址片选信号存储器芯片存储器芯片第五讲存储器系统全地址译码例子6264芯片的地址范围：F0000H～F1FFFH111100000……00

～11……11A19A18A17A16A15A14A13A12～A0D7～D0高位地址线全部参加译码#CS16264A12～A0D7～D0#OE#WE&≥1部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中的存储器芯片占有几组不同的地址范围；下例使用高6位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。部分地址译码例子两组地址：A18=1：

F0000H～F1FFFHA18=0：

B0000H～B1FFFHA19A17A16A15A14A13&≥1高位地址线部分参加译码，除A186264CS1第五讲存储器系统第五讲存储器系统应用举例

将SRAM6264芯片与系统连接，使其地址范围为：38000H～39FFFH，使用74LS138译码器构成译码电路。片选信号输出译码允许信号地址信号输入（接到不同的存储体上）74LS138逻辑图：Y0#G1Y1#G2AY2#G2BY3#Y4#C

Y5#BY6#AY7#第五讲存储器系统74LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入C、B、A的函数，即Y=f(C,B,A)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100CBAG1G2AG2BY7Y6Y5Y4Y3Y2Y1Y0第五讲存储器系统与系统连接的示意图（全地址译码）┋A0A12MWTCMRDCA19A18A14A13A17A16A15D0~D7D0~D7A0A12┋WEOECS1CS2VCCG1G2AG2BCBA&&Y0地址范围为：38000H~39FFFH第五讲存储器系统与系统连接的示意图（部分地址译码）┋A0A12MWTCMRDCD0~D7A19A14A13A17A16A15D0~D7A0A12┋WEOECS1CS2VCCA18不参加译码：地址范围为：38000H~39FFFH或78000H~79FFFHG1G2AG2BCBA&&Y0第五讲存储器系统2.3动态存储器DRAM

存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新，相应的外围电路较复杂；定时刷新间隔一般为几微秒～几毫秒；集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右）；DRAM在微机中应用非常广泛，如微机的内存条、显存等。特点：2.4典型DRAM芯片2164第五讲存储器系统容量：64K*1采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址信号线；地址信号线的数量仅为同等容量SRAM芯片的一半；10001000256列地址256行地址第五讲存储器系统主要引线A0～A7：地址输入线。分时复用。每次8位地址信号送到芯片上，分别为行地址和列地址，构成16位地址通过行列译码选中要寻址的单元。RAS：行地址选通信号，用于锁存行地址；CAS：列地址选通信号；地址总线上先送行地址，后送列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中WE=O数据写入WE=1数据读出WE：写允许信号DIN：数据输入DOUT：数据输出第五讲存储器系统DRAM的工作过程数据读出：（1）行地址A0～A7，RAS有效，下降沿锁存行地址；（2）列地址A0～A7，CAS有效，下降沿锁存列地址；（3）保持WE=1，在CAS=0期间，DOUT端输出并保持。第五讲存储器系统数据写入：与数据读出过程基本类似，区别是送完列地址后，要将WE端置为低电平，然后把要写入的数据从DIN端输入。刷新：将存放的每位信息读出并重新写入过程。（1）CAS=1，无效；（2）送行地址，RAS=0，有效；（3）芯片内刷新电路将所选行单元的信息刷新；（4）将行地址循环一遍，刷新整个芯片所有单元。 DRAM要求每隔2～8ms刷新一次，这个时间称为刷新周期。在刷新期间，DRAM不能进行正常的读写操作的，是由刷新控制电路来保证。第五讲存储器系统DIN和Dout合并，一个有效时，另一个高阻态第五讲存储器系统2164在系统中的连接二选一的数据选择器驱动器内容提要一、存储器系统概述二、随机读写存储器RAM三、只读存储器ROM四、存储器系统设计三、只读存储器ROM第五讲存储器系统掩模ROM一次性可写PROM可读写ROM分类EPROM（紫外线擦除）EEPROM（电擦除）FlashMemory(闪存，电擦除)3.1、EPROM特点：可多次编程写入掉电后内容不丢失内容的擦除需用紫外线擦除器典型芯片第五讲存储器系统3.1、EPROMEPROM2764(8K*8)EPROM引脚1、8K×8bit芯片，其引脚与SRAM6264完全兼容2、地址信号：A0～A123、数据信号：D0～D74、输出允许信号：OE5、片选信号：CE6、编程脉冲输入:PGM=0，编程输入。读操作时PGM=17、VCC=+5V，VPP=+21V（+12.5V，+15V，+25V）。VPP12822732642552462372282192010191118121713161415A12A7A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8NCPGMVCCA1A2A3A4A5A6指同时容纳几个方面。这里指先在6264上调试成功后，2764可直接插在原6264的插座上使用。工作方式第五讲存储器系统3.1、EPROM数据读出：A0～A12，OE=CE=0，D0～D7编程写入擦除：15～20分钟，内容全为FFH标准编程：编程负脉冲50±5ms快速编程：编程负脉冲100μs，写10次编程写入的特点：每出现一个编程负脉冲就写入一个字节数据三种第五讲存储器系统3.2、EEPROM特点：可在线编程写入掉电后内容不丢失电可擦除E2PROM芯片2817A(2K×8bit)11根地址线（A0～A10）8位数据线（D0～D7）输出允许信号（OE）写允许信号（WE）片选信号（CE）状态输出端（READY/BUSY）引脚信号：典型芯片：Intel2817A第五讲存储器系统3.2、EEPROM数据读出：编程写入：擦除：字节写入：A0～A10，CE=WE=OE=1，D0～

D7，BUSY=0，写入一字节,写入完成后BUSY=1字节擦除：一次擦除一个字节，每个字节编程前该单元的内容将自动删除A0～

A10，CE=OE=0，WE=1，BUSY高阻，从D0～

D7读出数据2817A工作方式三种第五讲存储器系统3.3、FlashMemory(EEPROM)特点：编程速度快，掉电后内容又不丢失。应用：构成存储卡，BIOS，便携式闪存硬盘、MP3等。典型芯片：AT29C010A由美国ATMEL公司生产，单一+5V闪存，容量1M1bit，分1024区128字节，速度快，功耗低。17根地址线A0～A16，A7～A16寻1024个分区地址，A0～A6寻各分区的128个字节单元8位数据线（I/O0～I/O7）输出允许信号（OE）写允许信号（WE）片选信号（CE）引脚信号：编程电压VPP、工作电压VCC均为+5V，VSS接地第五讲存储器系统3.3、FlashMemory(EEPROM)AT29C010A工作方式软件数据保护：数据读出：编程：字节装载：A0～A16，CE=OE=0，WE=1，从I/O0～I/O7读出数据装入每一分区待编程的128字节数据或数据保护的软件编码。A0～A16，CE(或WE)=0，OE=1，数据在CE(或WE)上升沿时锁存。以分区为单位进行再编程，一般在150s内结束装入；编程周期开始，自动擦除分区内容，对锁存的数据在定时器作用下编程。通过程序指令可以开启或关闭软件数据保护特性。内容提要一、存储器系统概述二、随机读写存储器RAM三、只读存储器ROM四、存储器系统设计四、存储器系统设计第五讲存储器系统4.1、系统内存配置根据运行环境的需要，确定系统内存的最大容量。在容量确定之后，就是对特殊区域地址范围的分配。如：ROM和RAM区域的设置主要包含两个方面的配置：IBMPC/XT内存配置示意图8086CPU的中断服务程序入口地址固定存放在内存00000H～003FFH地址空间。第五讲存储器系统4.2、存储器系统设计应注意的问题(1)CPU总线的负载能力(2)CPU时序和存储器存取速度之间的配合(3)存储器容量配置及地址分配计算机运行环境的需要；微处理器直接寻址范围；ROM区的设置；特殊用途所规定的固定地址；(4)控制信号的连接第五讲存储器系统4.3、存储器的扩展技术

用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中——存储器的扩展。位扩展：扩展每个存储单元的位数；字扩展：扩展存储单元的个数；字位扩展：扩展存储单元的位数和存储单元的个数。1、位扩展存储器的存储容量等于：

单元数×每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。字节数字长位扩展例子用8片2164A(64K*1)芯片构成64KB存储器。位扩展方法：将每片的地址线、控制线并联，数据线分别引出；位扩展特点：存储器的单元数不变，位数增加。第五讲存储器系统LS138A8～A192164A2164A2164ADBABD0D1D7A0～A7…译码输出读写信号D0～D7A0～A7A0～A7A0～A19第五讲存储器系统2、字扩展地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足；扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。第五讲存储器系统字扩展例子用两片64K×8位的SRAM芯片构成容量为128KB的存储器。地址范围分别为：20000H～2FFFFH和30000H～3FFFFH

Y0Y1Y1若138的输出分别改为Y0和Y1，地址范围又为多少呢？3、字位扩展根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求；若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：（M/L）×（N/K）。

用64K*1芯片构成256KB的内存，

计算所需的芯片数？第五讲存储器系统(256/64)*(8/1)=32第五讲存储器系统字位扩展例子构成2K×8的存储器线选法第五讲存储器系统4.4、CPU(8086/8088)与存储器的连接存储芯片的类型及容量(三种扩展)译码方式的选择(三种:全/部分地址、线选)例：8086/8088CPU配置16KB的EPROM，32KB的RAM，EPROM选用2764(8K*8)的芯片，RAM选用静态6264(8K*8)构成扩充存储器。要求：（1）ROM区地址：80000H-83FFFH；（2）RAM区地址：84000H-8BFFFH；（3）采用全译码方式。解：所需芯片数：

EPROM2764：16KB/8KB=2片

RAM6264：32KB/8KB=4片 分别以8088CPU和8086CPU来讲，因为8086CPU要考虑奇偶分体。（1）8088CPU地址分配表：A19A18A17A16A15A14A13A12A1A0 1000000000 1000000111 1000001000 1000001111 1000010000 1000010111 1000011000 1000011111 1000100000 1000100111 1000101000 100010111180000H81FFFH8KB82000H83FFFH8KB84000H85FFFH8KB86000H87FFFH8KB88000H89FFFH8KB8KB8A000H8BFFFHM/IOROM区2764(1)2764(2)Y0Y1RAM区6264（1）6264（2）6264（3）6264（4）Y2Y4Y3Y5CBAG1G2AG2B用于片内A16接入74LS138的G2B端；A17

，A18或操作后接G2A

。CPU的低位地址线A12～A0接每片2764，6264的地址线A12～A0，用于片内寻址；地址总线连接CPU其余高位地址线A19～A13接入74LS138，其中A13，A14，A15接入74LS138译码器输入端A，B，C；M/IO取反后同A19通过与操作后接入74LS138的G1端；数据线的连接

将存储器分别与系统数据总线D7～D0相连，用于8088与存储器之间进行字节或字传送。6264芯片的CS1如上述地址分配表所示连接；CS2接入+5V电源；OE与CPU的RD相连；WE与CPU的WR相连。其连接逻辑电路如下所示。控制线的连接A19CED7OED0A0~A12CED7OED0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12D7~D0A12~A0A12~A0G1Y0G2AY1G2BY2CY3BY4AY5与A13A14A15A16A18M/IORDWR+5VA17或

M/IOA19A18A17A16A15A14A13A12A1A0 1000000000 1000001110 1000000001 1000001111 1000010000 1000011110 10000