计算机组成原理练习题2010级1

计算机组成原理练习题2010级PAGE1-1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是A、B和C。A．停止CPU访问主存B．周期挪用C．DMA和CPU交替访问主存2．设n=8（不包括符号位），则原码一位乘需做A次移位和最多B次加法，补码Booth算法需做C次移位和最多D次加法。A．8B．8C．8D．93．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为A，最小正数为B，最大负数为C，最小负数为D。A．2127(1-2－23)B．2－129C．2－128(-2－1-2－23)D．-21274．一个总线传输周期包括A、B、C和D四个阶段。A．申请分配阶段B．寻址阶段C．传输阶段D．结束阶段5．CPU采用同步控制方式时，控制器使用A和B组成的多极时序系统。A．机器周期B．节拍6．在组合逻辑控制器中，微操作控制信号由A、B和C决定。A．指令操作码B时序C．状态条件1．完成一条指令一般分为A周期和B周期，前者完成C操作，后者完成D操作。A．取指B．执行C．取指令和分析指令D．执行指令2．设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占A位，寻址特征位占B位，可直接寻址的范围是C，一次间址的范围是D。A．7B．3C．214D．2243．微指令格式可分为A型和B型两类，其中C型微指令用较长的微程序结构换取较短的微指令结构。A．垂直B．水平C．垂直4．在写操作时，对Cache与主存单元同时修改的方法称作A，若每次只暂时写入Cache，直到替换时才写入主存的方法称作B。A．写直达法B．写回法5．I/O与主机交换信息的方式中，A和B都需通过程序实现数据传送，其中C体现CPU与设备是串行工作的。A．程序查询方式B．中断方式C．程序查询方式6．在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码时，其对应的真值分别为A、B（均用十进制表示）。A．-0B．-17.对存储器的要求是A，__B____，成本低。为了解决这三方面的矛盾，计算机采用多级存储体系结构。A．容量大B．速度快1．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是A，非零最小正数真值是B，绝对值最大的负数真值是C，绝对值最小的负数真值是D（均用十进制表示）。A．231(1-2－17)B．2－33C．-231D．2－32(-2－1-2－17)2．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供A，指令提供B；而在变址寻址中，变址寄存器提供C，指令提供D。A．基地址B．偏移量C．偏移量D．基地址3．影响流水线性能的因素主要反映在A和B两个方面。A．访存冲突B．相关问题4．运算器的技术指标一般用A和B表示。A．机器字长B．运算速度5．缓存是设在A和B之间的一种存储器，其速度C匹配，其容量与D有关。A．CPUB．主存C．与CPU速度D．缓存中数据的命中率6．CPU响应中断时要保护现场，包括对A和B的保护，前者通过C实现，后者可通过D实现。A．PC内容B．寄存器内容C．硬件自动（或中断隐指令）D．软件编程1．DMA的数据块传送可分为A、B和C阶段。A．预处理B．数据传送C．后处理2．设n=16（不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需Ans，补码Booth算法最多需Bns。A．3200B．33003．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+1→pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为A。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为B。A．05HB．F3H4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为A，真值为B（十进制表示）；对应其绝对值最小负数的机器数形式为C，真值为D（十进制表示）。A．1,1111111;0.11……1（23个1）B．2127ⅹ(1-2-23)C．0,0000000;1.01……1（22个1）D．-2-128ⅹ(2-1+2-23)5．I/O的编址方式可分为A和B两大类，前者需有独立的I/O指令，后者可通过C指令和设备交换信息。A．不统一编址B．统一编址C．访存6．动态RAM靠A的原理存储信息，因此一般在B时间内必须刷新一次，刷新与C址有关，该地址由D给出。A．电容存储电荷B．2msC．行D．刷新地址计数器7．在微程序控制器中，一条机器指令对应一个A，若某机有35条机器指令，通常可对应B。A．微程序B．38个微程序。1．32位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是A，最小的绝对值是B；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是C，最小负数是D。（均用十进制表示）A．2127×(1-2-23)B．2-127×2-23C．2-128×2-1D．-21272．CPU从主存取出一条指令并执行该指令的时间叫A，它通常包含若干个B，而后者又包含若干个C。D和E组成多级时序系统。1．已知：A=，B=求：[A+B]补答：由A==－0.1011，B==－0.011得[A]补=1.0101，[B]补=1.1001∴[A+B]补=[A]补=1.0101+[B]补=1.100110.1110丢掉两操作数符号均为1，结果的符号为0，故为溢出。2．设机器数字长为8位（含一位符号位在内），若A=+15，B=+24，求[A-B]补并还原成真值。答：∵A=+15=+0001111，B=+24=+0011000∴[A]补=0,0001111，[B]补=0,0011000，[-B]补=1,1101000则[A-B]补=[A]补+[-B]补=0,0001111+1,11010001,1110111∴[A-B]补=1,1110111故A-B=-0001001=-93．已知：两浮点数x=0.1101×210，y=0.1011×201求：x+y答：x、y在机器中以补码表示为[x]补=00,10;00.1101[y]补=00,01;00.1011①对阶[△j]补=[jx]补-[jy]补=00,10+11,11=00,01即△j=1，表示y的阶码比x的阶码小1，因此将y的尾数向右移1位，阶码相应加1,即[y]’补=00,10;00.0101这时[y]’补的阶码与[x]补的阶码相等，阶差为0，表示对阶完毕。②求和00.1101[Sx]’补＋11.0101[Sy]’补01.0010[Sx+Sy]’补即[x+y]补=00,10;01.0010③右规运算结果两符号位不等，表示尾数之和绝对值大于1，需右规，即将尾数之和向右移1位，阶码加1，故得[x+y]补=00,11;00.1001则x+y=0.1001×2114．设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？答：根据主频为8MHz，得时钟周期为1/8=0.125s，机器周期为0.125×2=0.25s，指令周期为0.25×2.5=0.625s。（1）平均指令执行速度为1/0.625=1.6MIPS。（2）若机器主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125×4×5=2.5s，故平均指令执行速度为1/2.5=0.4MIPS。5．设x=+11/16，y=+7/16，试用变形补码计算x+y。答：∵x=+11/16=0.1011，y=+7/16=0.0111∴[x]补=00.1011，[y]补=00.0111则[x]补+[y]补=00.1011+00.0111=01.0010此时，符号位为“01”，表示溢出，又因第一位符号位为“0”，表示结果的真正符号，故“01”表示正溢出。五、简答题1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。答：（1）一地址指令格式为OPMAOP操作码字段，共7位，可反映120种操作；M寻址方式特征字段，共3位，可反映5种寻址方式；A形式地址字段，共16–7–3=6位（2）直接寻址的最大范围为26=64（3）由于存储字长为16位，故一次间址的寻址范围为216=65536（4）相对寻址的位移量为–32~+312．控制器中常采用哪些控制方式，各有何特点？答：控制器常采用同步控制、异步控制和联合控制。同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到I/O操作，则采用异步控制。3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。中断源屏蔽字01234L0L1L2L3L4答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字01234L011000L101000L211110L311010L4111111．指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长8位）。答：补码0.0000000移码1.00000002．除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。答：存储器：采用多体交叉存储器）运算器：采用快速进位链控制器：采用指令流水I/O系统：采用DMA方式3．总线通信控制有几种方式，简要说明各自的特点。答：同步通信：通信双方由统一时标控制数据传送异步通信：采用应答方式通信。半同步通信：统一时钟，可插入等待信号分离式通信：都是主设备，充分发挥总线的有效占用。4．以I/O设备的中断处理过程为例，说明一次程序中断的全过程。答：一次程序中断大致可分为五个阶段。中断请求中断判优中断响应中断服务中断返回1．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。答：总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。答：（每写出一种给1分，最多6分）针对存储器，采用高速芯片；针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。答：（每写对一个屏蔽字1分）设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字01234L0L1L2L3L411000010001110111111110011．CPU包括哪几个工作周期？每个工作周期的作用是什么。答：取指周期是为了取指令间址周期是为了取有效地址执行周期是为了取操作数中断周期是为了保存程序断点2．什么是指令周期、机器周期和时钟周期？三者有何关系?答：指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。3.已知接收到的汉明码为0100111（按配偶原则配置），试问欲传送的信息是什么？答：要求出欲传送的信息必须给出正确的信息位，故此题首先应该判断收到的信息是否有错。汉明码的格式如下：二进制序号1234567名称C1C2b4C4b3b2b1纠正过程如下：P1=1⊕3⊕5⊕7=0P2=2⊕3⊕6⊕7=1P4=4⊕5⊕6⊕7=1所以，P4P2P1=110，第6位出错，可纠正为0100101，故欲传送的信息为0101。4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备56种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。答：（1）一地址指令格式为：OPMAOP操作码字段，共6位，可反映56种操作；M寻址方式特征字段，共3位，可反映5种寻址方式；A形式地址字段，共16–6–3=7位（2）直接寻址的最大范围为27=128（3）由于存储字长为16位，故一次间址的寻址范围为216=65536（4）相对寻址的位移量为–64~+635．能不能说机器的主频越快，机器的速度就越快，为什么？答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度更快。此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有Cache、总线的数据传输率、硬盘的速度、以及机器是否采用流水技术等等。机器速度还可以用MIPS（每秒执行百万条指令数）和CPI（执行一条指令所需的时钟周期数来衡量）。六、问答题1．已知主机框图如下所示：存储体存储体CU控制单元控制器运算器（1）若存储器容量为64K×32位，指出图中各寄存器的位数；（2）写出组合逻辑控制器完成STAX（X为主存地址）指令发出的全部微操作命令及节拍安排。（3）若采用微程序控制，还需增加哪些微操作？2．一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。寻址方式寻址方式AC内容（1）直接寻址（2）立即寻址（3）间接寻址（4）相对寻址（5）变址寻址（6）基址寻址3．设某机有四个中断源A、B、C、D，其硬件排队优先次序为A>B>C>D，现要求将中断处理次序改为D>A>C>B。（1）写出每个中断源对应的屏蔽字。（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨