基于LVDS的某武器遥测系统数据记录仪研制

中北大学学位论文基于LVDS的某武器遥测系统数据记录仪研制摘要信息通信产业日新月异，对数据的存储速度、容量、功耗、可靠性等要求越来越高，这就需要一套稳定可靠的数据存储系统。本设计结合国内外研究现状和课题要求，设计和研发了基于LVDS的某武器遥测系统数据记录仪研制。该系统搭建了以FPGA为基础的硬件平台，通过总线型LVDS接收数字信号，经缓存后，以TTL电平形式存储到大容量FLASH存储器中。本设计利用FPGA开发周期短、可重构性强和VHDL硬件语言的高灵活性等优势，实现了系统工作模式的控制，完成了接口设计和时序逻辑设计；采用多点到多点总线型架构的LVDS接收器来接收采编装置的大量数据，其特点为速度快，性能可靠性高。应用FPGA内部FIFO进行数据缓存，减小了体积简化了电路设计，实现了数据缓存和跨时钟域的速度匹配。采用大容量闪存做存储器使系统具有了存储数据量大以及掉电数据不丢失的特点。同时采用光电隔离对干扰进行了有效的控制。总体设计，既节省了开发成本，又缩短了开发周期，同时具有体积小、可靠性高等特点。本文对LVDS高速总线传输技术和大容量存储技术等关键技术在本系统中的应用进行了具体的叙述；并对系统总体方案设计、各功能模块的具体实现原理以及设计过程中的各种问题与解决方法给出了详细的说明和研究。用模拟信号源的方法验证了系统的可实现性与可靠性。最终通过与实测结果的比对，得出本系统的可行性、可靠性、有效性。关键词：LVDS，FPGA，存储测试，FLASHResearchandProduceofcertainweapontelemetrysystemDataloggerBasedonLVDSAbstractTherapiddevelopmentofinformationandcommunicationindustry,moreandmorespecificationsofdatastoragedevicesarerequired,suchasstoragespeed,capacity,powerconsumptionandreliability,whichrequiresareliabledatastoringsystem.thisthesiscombinesresearchstatusandrequirementsofthesubject,wedesignedaweapontelemetrysystemDataloggerbasedonLVDStocompletethedatastoringtasks.ThesystemisbuiltbasedonaFPGAhardwareplatform，whichreceivesthedigitalsignalsthroughLVDSbusandaftercachestored,thedataisstoredintothelargecapacityFLASHmemoryintheformofTTLlevel.ThedesignusestheadvantagesofFPGA’sshortdevelopmentcycleandstrongreconstructingability,togetherwiththehighflexibilityofhardwaredescriptivelanguageVHDL,toachievethecontrolofthesystemworkingmode,completedthedesignofinterfaceandsequentiallogicdesign.WithMultipointtomultipointbusarchitectureLVDSreceivertoreceivelargeamountsofdataeditingdevice,whichischaracterizedbyhighspeed,performanceandreliability.ApplicationofFPGAinternalFIFOdatacache,toreducethevolume,simplifiesthecircuitdesign,hasrealizedthedatacacheandclockdomaincrossingspeedmatching.Usinglargecapacityflashmemorytodosystemhasalargeamountofstoreddataandthecharacteristicsofthedataisnotlost.Atthesametimeadoptphotoelectricisolationforeffectivecontrolofinterference.Thiskindofdesignsavesdevelopmentcost,shortensthedevelopmentcycle，andprovidesalotofadvantages,suchassmallsize，strongflexibilityandhighreliability.Inthisthesis，weintroducestheapplicationofLVDSbasedhigh-speedbustransmissiontechnologyandlarge-capacitystoragetechnology,discussesrelatedfunctionalmodulesandsomespecificdesignprinciples，andexplainsseveralproblemsencounteredinthedesignandgivesoutthecorrespondingmeasures.Asetoftestingisappliedonthesystemtoverifyeachmodule，andthetestingresultsprovethefeasibility，reliabilityandversatilityofthisdesign.Keywords:LVDS,FPGA,Storagetest,FLASH中北大学学位论文PAGEIII目录TOC\o"1-3"\h\u169171绪论 1109271.1选题的研究背景及意义 1176831.2国内外研究现状 2327671.2.1LVDS技术的现状与发展 2237741.2.2存储技术的现状及发展 3229261.3课题研究内容 5135782LVDS理论及电路设计关键技术 7193612.1LVDS技术 7296042.1.1LVDS简述 7172652.1.2LVDS的通信模式 969092.2BLVDS技术 1092682.3LVDS/BLVDS数据传输的关键技术 12273732.4低压差分技术的应用 13311942.5本章小结 13177173系统方案设计 15221233.1性能要求 15301813.2方案设计分析 15223533.3系统总体方案 1620303.4系统方案中各器件的选择 17312693.4.1BLVDS接口芯片 17202973.4.2存储器芯片的选择 18257813.4.3主控芯片的选择 20238993.4.4电源芯片的选择 2187923.4.5其它主要芯片的选取 22311073.5本章小结 23104484系统硬件电路设计 24181554.1数据接收模块 24187594.1.1BLVDS接口电路设计 24189674.1.2RS-422接口模块 2656774.2Flash存储模块 27214514.3USB读数模块电路设计 28197084.4配置接口设计 30174694.5电源电路设计 32286V电源设计 32288444.5.2隔离的5V、3.3V、2.5V电源设计 3240824.6退耦电路设计 3317434.7本章小结 3462335系统的软件设计 35257985.1FPGA通信逻辑设计 3546265.1.1控制接收数据程序 36208385.1.2数据缓存模块 3756005.1.3FLASH存储控制程序设计 40257935.1.4消抖程序设计 47107045.2USB读数软件设计 48161315.3上位机软件设计 5197195.4本章小结 53169986系统测试 54272416.1系统功能测试 54263346.2实测结果 5537636.3本章小节 5639797总结与展望 57297437.1工作总结 57246197.2工作展望 578237参考文献 597990攻读硕士学位期间发表的论文及所取得的研究成果 624547致谢PAGE301绪论1.1选题的研究背景及意义新中国成立以来，我国的航空航天事业在政府的支持下不断发展，目前我国的航空航天事业在国际上已经占有重要地位。探月卫星的成功发射、我国位于世界前列的洲际导弹水平以及很高的卫星发射成功率等等，这些都说明了我国在航空航天发展方面取得了不可忽视的成就。在航空航天事业的发展中，飞行器的研究至关重要。在研究中主要通过采用遥测系统和外测系统检测到的数据来获得目标对象的状态。其中外测系统任务是对航天器进行跟踪测量，获取航天器的运动参数，确定航天器的轨道和位置。遥测系统的任务是接收从航天器发送的关于航天器上设备工作状态、空间环境参数和宇航员的生理信息等[1]。它在航天器一二级分离的时刻被释放出来，耗尽的一级发动机经爆破与二级分离，在数十万米高空，与一级发动机残骸一起起爆、燃烧、坠落，之后要找到它读出测量到的参数[2]。遥测技术是电子学科的一个分支，在科学研究中占重要地位。因此，研究遥测技术具有非常重要的意义。按照传输信道的不同，遥测系统有无线电遥测和回收遥测两种方式[3]。无线遥测技术作为主要的测试手段在航天项目研究和飞行器的飞行试验中发挥了重大作用，它可以有效的节约成本和工作周期，而且具有信息反馈速度快、控制灵活，易管理的特点。但是有些场合并不适合采用这种方式来实现数据传输，例如在飞行器以很高的速度返回大气层时，在某一高度和时间内进入黑障区会中断与地面的通信联络，此时以无线方式收发的数据都是无效的[4]；其次，航天飞行器发射后离地面距离很远，使用无线方法，会使一定范围内的无线电器件也可以接收到保密数据，此时它的安全性能很低，不利于用在航天试验中。再次，无线方式的带宽窄，不能实现速变参量多的传输，使用无线遥测方式可能会在试验中不能测量到某些重要参数[5]。第四，无线遥测方式易受天气因素（尤其是大雾）和环境因素影响，可靠性较差。综上看来急需其它的测试手段来弥补这些缺点。遥测记录仪应运而生，将它界定为回收遥测系统中。在进行试验前，把遥测记录仪安装在航天飞行器内，实时记录各种参数，如高度、速度、航向、过载、姿态、推力、油量等，等航天飞行器着陆后寻找到记录仪，根据读取记录仪中的数据来分析飞行试验的结果。另外当遥测记录仪安装在飞行器上时能通过地面长线电缆网实时监测其工作状态。由于遥测记录仪有很好的保护措施，所以能抗击一定程度的猛烈撞击、烈火焚烧、深海浸泡等外界影响。同时，在安全性能上回收遥测具有高可靠性，只要它方找不到“黑匣子”，就不能得到遥测数据[6]。所以，回收遥测在飞行器飞行试验中得到了较广泛的应用。同时面临着采集器件ADC等性能的不断提高，遥测记录系统中要将采集到的大量数据高速稳定实时的传输到存储器中成为瓶颈，应用传统的传输标准例如RS-422、RS-485、TTL等已经不能满足要求，需要用一种有效的手段去解决这个问题。采用LVDS（（LVDS(Low-VoltageDifferentialSignaling)即差分信号技术[7]，它的低压摆幅特性能使信号传输率达到几百兆比特每秒以上，同时具有超低功耗、抗干扰性能好和低电压供电等优点）信号方式来传输采集数据可以解决此瓶颈。同时对于存储器的容量也有很高的要求，且成功的研制出遥测数据记录仪系统，对于航天飞行器的研究有着很好的指导作用。所以在本系统的研究中，数据存储记录仪采用LVDS接口来实时接收遥测综合控制器采集后发出的多路数据并用大容量的存储器将之存储。1.2国内外研究现状1.2.1LVDS技术的现状与发展随着电子学和通信技术发展的神速，在日新月异的今天，LVDS技术可以满足高速数传适应于数据量急速增长的要求。现今国内外对LVDS技术的研究已经日益普及，尤其是NS公司和TI公司，作为研制LVDS技术的佼佼者，先后发行了频率范围很广的基于LVDS的接口芯片，可满足各种领域的要求[8]。其他厂商也努力研制、不断创新，LVDS技术更加成熟，应用更为广泛。综合来看，国外LVDS产品的优势有两个：首先是种类多，如NS公司研制的产品其频率可以从几十兆到几吉，充分满足了市场的各种要求；其次性能高，如德州仪器的

SN65LVDS20，传输速率达到4Gbps，抖动小于45ps，延时小于630ps，传输速率很高，功耗也极小。这些产品应用到各个领域中，发挥了很重要的作用。例如在科研上，RolfJahne等研制了可接收速率为1.25Gbps的LVDS接收器，用于同步光纤网络以及同步数字层级[9]。在通信方面，MAXIM公司研制的数传率可以达到吉比特的LVDS串行器，还提供可编程扩频调制功能，有效降低EMI，它工作于1.8V核电源，体积小，成本低，可用于导航和信号识别上[10]。早前，因为各种原因，我国对LVDS技术的研究相对落后，自行研制的产品也很少，而且传输速率不高[11]。随着信息通信业成为国民经济增长的支柱和先导产业，首先面临数据传输需要的急剧增加，继而国内开始重视LVDS技术，经不断研究有了技术的突破和创新。上世纪七十年代刘伯安等人开发了数传率的可达3.125Gbps的多电平LVDS收发器。其发送器发送数据以5电平形式，接收器将接收到的信号恢复为一个固定幅度的信号（利用内部的数控增益和自动增益控制电路）供给下一级AD转换为数字信号。同年尤扬等人针对电源电压低导致电路异常的问题，开发出的LVDS接收电路可以接收0.05~2.35V的低电压，数传率为1.6Gbps。卞振鹏，姚若河和郑学仁等在2008年提出一种1Gbps低功耗轨到轨的mini-LVDS接收器。利用新型的差分输入级实现了轨对轨的输入，通过共用负载管的NMOS和PMOS输入对来接收信号，二极管连接的负载管钳制稳定了输出的共模、差模。而且输入级增益不受偏置电流制约[12]。1.2.2存储技术的现状及发展存储系统是数字信息保存的重要场所，而数据信息是国家、企业和社会赖以生存和发展的基础之一，促使存储技术的热潮在世界范围内兴起。现今比较成熟的记录信息、存储信息的方式主要有磁带记录方式和固态记录器。磁带记录仪是采用磁性材料的剩磁效应将测量记录在记录仪表上。它采用了许多机械元件作为组成单元，存在占用空间大、耗电量大（导致电池使用时间短）、容量有限、控制繁杂度高的缺点，而且它存在易损坏的活动部件[13]，导致记录仪毁坏。磁带记录仪的毁坏不易被修复，数据无法重新发送，会造成数据丢失的情况。为弥补这些劣势，逐渐出现固态存储记录仪，它是通过存储芯片内部晶体管的开关状态来存储数据的，相对于磁带记录器不需要读写头、不需要存储介质移动（转动），它的存储密度高、存储速度快、功耗低、体积小、重量轻。固态存储器的制作工艺不断提高，非常适用于做飞行器的数据存储设备。随着固态存储器的不断发展，其制作工艺、存储密度、功耗等性能大幅度提升，各个领域都开始青睐固态存储器产品，相关公司也纷纷投入对固态存储器的研究中。研究的原始初衷为代替磁带记录器，所以在外形、功能等方面仍和磁记录仪相似。在固态存储器件的应用基础上，固态记录器于上世纪八十年代初投入使用，首先是应用到军事领域[14]。例如Fairchild0航天公司针对极地轨道磁测量卫星研制的一款以cmosram为存储介质的固态记录器。现如今固态记录器的发展前景更为广阔，在众多的生产厂商中L-3通信公司和美国的CALCULEX公司为领军者，位于世界军工企业100强。L-3通信公司生产的记录器主要应用于航天领域，它们公司研制的美国国家海洋大气局第三代实用气象观测卫星NOAA，其轨道接近正圆的太阳同步轨道，用于日常的气象业务。另一款美国航天局发射的LANDSAT陆地卫星，其轨道设计为与太阳同步的进极地圆形轨道，确保遥感感测条件的基本一致，利于图像的对比。弹载记录器BLU-109的存储介质为闪存，再不加炸弹组件的情况下重约906千克，可侵彻1米多厚的加固混凝土结构，应用于空中发射导弹。随着半导体技术的飞速发展，固态记录器也从几百兆比特发展到几百吉比特，应用范围也从机载、星载扩展到车载、弹载[15]。国内对数据存储技术的研制起步较晚，初期阶段仅是研制以磁心为记忆元件的磁芯存储器。随着数据的爆炸性增长，根据我国国家信息化建设的紧迫要求和高科技产业发展的要求，中国的存储产业开始进入快速发展的阶段。中科院为我国最早将固态存储器实际运用到卫星上的部门，于1999年发射的实践五号，是我国第一颗采用公用平台思想设计的小型科学实验卫星。它的存储介质为SDRAM[16]，完成了对航天器S波段高速数传发射机与大容量固态存储器进行在轨测试的任务。中北大学也很重视数据记录仪的研制：在2007年研制的过载测试系统，成功应用于弹丸侵彻混凝土硬目标以及弹丸侵彻硬土与混凝土复合介质加速度的测试[17]。研究的别的一系列产品也都成功的用于实际测量中，并取得良好的结果[18]。根据固态记录器技术的发展来看，主要投入的方向为：1）高速率面对采集器件ADC等性能的提高，采集后大量数据的高速稳定实时传输到存储器中成为瓶颈，总线接口技术可解决此问题。2）大容量由于实际应用中对记录器容量需求显著增加，因此要求记录器单机容量越来越大，有的要求几T的量级。3）低功耗随着集成电路的集成度不断提高，低压供电成为急需，可以降低功耗减小成本；还能利用掉电进掉电中断的方式，将要保存的数据保存下来，降低系统功耗。高集成度随着集成电路的不断发展，存储器的设计趋向于软件设计，使得人们对体积小、耐用、技术含量高的存储器越来越大的需求的到满足，它在整个集成电路产业中发挥得作用越来越大。5）模块化固态记录仪今后的主流设计方向是模块化、系列化、标准化，大幅度降低了工作周期很成本费用[19]。1.3课题研究内容本文为基于LVDS的某武器遥测系统数据记录仪研制，整个系统的设计思路是首先在接收数据端实时接收由采集和加密部件发出的大量数据，并将接收到的差分信号数据转换为我们常用的TTL信号，送入FIFO进行缓存，然后由通信控制器件FPGA将数据写入FLASH存储器中，最终由上位机通过USB接口来读取存入存储器的数据。以下为章节安排：第一章：阐述了本设计的研究背景和意义，分析了国内外的研究现状，并提出了本课题的研究内容。第二章：简介LVDS技术和BusLVDS的相关理论，概括了传输低压差分信号的高速数字电路的关键技术，最后简要介绍低压差分信号的应用。第三章：根据性能要求，设计了系统的总体方案，并对器件做了选型。第四章：系统硬件电路设计：主要包括数据接收模块、数字隔离模块、数据存储模块、USB接口模块。第五章：软件设计与实现：采用ISE9.1进行模块化编程，论述了各模块的功能及实现；介绍了上位机软件的实现。第六章：对系统进行了功能测试，并进行实测实验，比对结果。第七章：总结全文，阐述了本设计要完成的工作，概括了需要进一步完善的内容。2LVDS理论及电路设计关键技术2.1LVDS技术2.1.1LVDS简述现今有很多种逻辑电平形式，其中使用最多的是CMOS及LVTTL，但随着信息产业的发展，对数传率、传输距离等特性的要求逐渐增高，传统的逻辑形式已经无法满足要求。而出现的LVDS高速逻辑电平则是应运而生。它是一种具有低摆幅的低压差分信号传输技术，也是一种通用的接口标准，适合高速数据传输。LVDS最早由美国NS公司提出，此技术经ANSI/TIA/EIA-644-1995标准规定得到了业界认可，其主要是规定了LVDS传输的电特性。LVDS技术可使产品达到100Mbps—1Gbps以上的高数据传输速率，来源于它摆幅为350mV的低压差分信号，可使数据快速过渡和切换。此外，这种机制与特性决定了LVDS技术抗噪声性能好、耗电量小的优点。LVDS技术的设计理念适用于印制电路板内的数据传输，同样能使电路板、模块、机架、机柜或机箱与机箱之间进行稳定传输。应用于较复杂的接口通信芯片组时不仅减少了连接器所需的物理空间，还大幅降低了系统的连接器和电缆成本。综上所述，要获得高速数据传输，LVDS为一个理想的解决方案。图2.1LVDS驱动器和接收器原理图图2.1的驱动器中有一个标称值为3.5mA的恒流源。M1、M2、M3、M4为NMOS管。工作状态为M1、M4导通，M2、M3截至，因为接收器输入阻抗非常，所以3.5mA的电流几乎全部从下往上流过一百欧姆的电阻；或者M2、M3导通，M1、M4截止，电流从上往下流过一百欧姆的电阻。故在接收器的输入端产生了±350mV的电压，即形成一个有效的“1”或“0”的逻辑状态。综上可得LVDS相对于其它接口有以下优点：1）高速传输能力由于LVDS逻辑电平是幅度非常低的信号，变化为350mV左右，相比于其他高电平接口，状态可以更快的切换。对于点到点的连接，传输速率高达数百Mbps。2）低功耗特性LVDS是恒流源驱动，它的电流不会随着频率的增加而改变，所以LVDS的功耗基本是恒定的。尤其在高频条件下，LVDS的功耗明显远远低于CMOS的功耗。在传输速率越来越高的今天，LVDS的低功耗特性越来越显著。3）低电源供电随着集成电路的集成度不断提高，低压供电成为急需。低电压不仅可以降低功耗减小成本，还能大幅度减小芯片的散热压力。LVDS是的低压摆幅信号，供电电压只需提供低电压。4）噪声性能好LVDS技术的驱动器采用的是奇数模式，即驱动器的传输线上传输的是等量、方向相反的电流，这种两根差分线互为返回路径的模式不易受开关噪声的干扰，产生电波辐射小。其次，LVDS的低压摆幅携带能量小，产生电磁辐射的电场强度就会小，从而EMI很低。而且LVDS的差分传输线紧密耦合时，只响应正负电压之差，故其发出的电磁场相互抵消，抑制了共模噪声。5）高可靠性LVDS的驱动器和接收器是恒流源驱动，避免热插拔时造成的损坏。同时在出现输入开路或输入悬浮等链路状况或故障时，能启动故障防护功能，保证了性能的稳定。6）成本低廉LVDS仅需要一个终接电阻，有的芯片将此电阻内嵌于芯片中，相对其他传输线路更节省成本，同时它的耗电量小的特性，可增大印制电路板的使用率。2.1.2LVDS的通信模式LVDS通信模式是专门针对点到点信号传输而设计的，也可以实现一点对多点的连接[20]。1）点对点图2.2为典型的点对点拓扑的LVDS驱动器和接收器对。对互连阻抗的控制、驱动器的负载是否恰当及互连的终接方法，是设计低抖动信号传输时要考虑的关键问题。图2.2点对点拓扑结构原理图这种结构简单易操作，连接PCB板与电缆的连接部件少，蕴含着可以很大程度上调节信号线路的阻抗，保证数据的高速传输。采用LVDS接口可以提供快速边沿的驱动器输出信号，该信号可保证数Gbit的传输速率。同时这种快速切换的信号对于任何的阻抗不连续点都极为敏感，需要人们对互连进行精心的设计。2）点对多点与点到点拓扑不同，多点拓扑采用了共享单种互连的多个信号驱动器和接收器。采用单个驱动器和多个接收器时的多点拓扑结构则被称为“多分支”拓扑。图2.3多分支拓扑结构原理图图2.3是典型的点对多点的结构图，这种结构在远端的接收器端对信号总线进行终接，只有在信号驱动器位于总线上相对于接收器的另一端时才能采用。在其他的情况下，总线的两端都需要终接。LVDS在实现多点数据通信中，通信节点较多时，需要考虑的主要是阻抗匹配（按照IEEE规定，电阻为100Ω）等配置，设计不良会很大程度上波及通信的可靠性。多个驱动器和多个接收器与一条共用总线之间的物理连接，是成功的多分支拓扑结构设计所面临的一个特有的挑战[21]。此挑战主要在于器件的加载和器件的连接线（短引线）在共有总线上引入的阻抗不连续性。让受到加载的总线保持匹配和使用信号沿受到调控的信号驱动器，是在多点拓扑中实现无错信号传输的关键。LVDS的两个版本已经针对多点结构进行了优化：总线LVDS（B-LVDS）和多点LVDS（M-LVDS）。综上所述，LVDS是专门针对点到点信号传输而设计的，点到点链路可以在芯片组最高性能下运作（如连接能够支持此速度）。一些器件可以用于点到多点的应用中，这依赖于输出沿速率、线脚长度、负载数、负载间距等。但是严格地说，只有B-LVDS和M-LVDS总线收发器才可支持点到多点的配置。所以综合考虑，为了实现本设计要求的接收多路LVDS信号，即多点数据通信，最终选择BLVDS作为接收器件。2.2BLVDS技术BusLVDS（buslowvoltagedifferentialsignaling），也叫总线型LVDS，简称BLVDS，是为了适应数据传输发展而延伸出来的。这项技术的面世进一步将LVDS的应用范围扩大。主要应用于多点通信范畴[22]。典型的总线应用配置一般为双向半双工点到点配置和多点总线配置，分别如下图2.4和2.5所示：图2.4点到点配置图2.5多点总线配置BLVDS应用于总线多站式及多点方案，要附加总线仲裁设计、更大的驱动电流和更好的阻抗匹配设计。B-LVDS具有LVDS的许多特性，但采用了强度高得多的电流驱动(典型值10mA)和受控(更慢)的信号沿速率。增强的驱动电流以便驱动线路两端均设有终端装置的双向总线。受控信号沿变化率有助于减小分支结构中由于多处负载和相应的端引线而引起的反射。但较慢的信号沿变化率限制了B-LVDS数据传输率，使之一般不超过800Mbps。它的主要特点为：1）高速应用2）低功耗：BLVDS切换到一种互连只需要10mA的回路电流。一般来说，BLVDS的负载功率仅为2.5mW。这远低于其它高性能总线技术，它们需使用大电流（BTL需高达80mA和GTL需40mA）[23]。3）低摆幅/低噪声/低EMI：BLVDS使用的是低摆幅的差分信号，由2.1.1已经分析过，可知这种信号可以降低噪声减小EMI。下图2.6是各种背板技术电压摆幅的比较：图2.6各背板技术电压幅值的比较综上所述，BLVDS相对于别的总线技术来说有很多的优势，就总体的系统功耗带来的优势而言，没有哪种总线驱动技术堪与BLVDS相比。BLVDS的片上功耗最低，它可以仅用10mA就驱动重负载的总线，它还可以最大限度减小来自于其他与总线相连的收发机对总线的加载效应。在系统总体性能方面也带来的另一个巨大的好处，即端接的低成本和端接器的低功率耗散[24]。BLVDS技术是针对多点总线接口问题提出的一个理想解决方案。它在工业控制、电信基础设施和计算机的外围设备接口等领域具有广阔的应用空间[25]。BLVDS解决了许多在高速总线设计方面所面临的挑战，有效的弥补了LVDS在多点数据通信中的缺陷。2.3LVDS/BLVDS数据传输的关键技术在应用LVDS/BLVDS技术时，要根据其特性掌握差分信号在单板设计上的经验法则。低压差分信号在系统整体的布局、印制电路板的布线构思、减小EMI（电磁干扰）/EMC（电磁兼容）的设计等等都是需要特别注意的事项。在此，设计时应注意的几个方面为下所列： 1）印制电路板应使用四层或四层以上，对于边沿变化率高的TTL信号要与差分线用地层隔开，防止TTL单端信号串入LVDS传输线上引起干扰。若必须使两种形式的电平方式放置在同一层时，要确保这两种电平信号间隔较远，最好使用隔离电路将之隔开；建议分层的顺序为BusLVDS信号层、电源信号层、地信号层、TTL信号层及其它信号层。2）在印制电路板上，尽量保持两条差分线对等间距，以避免差分阻抗的不连续性。其次尤其注意等长，避免出现两条传输线上的时延引起共模噪声；3）在满足第二条的情况下，差分线的布设要尽量短，目的在于缩短电磁干扰/电磁兼容的线路。在差分线对内，线间距也要尽可能小，保证传输线紧耦合，提高抗噪声能力。4）差分传输线最好不要更换层次，更换参考平面，不得不换层时，差分线对要严格保持一致换到另一层。5）PCB板中要控制过孔的数量，并将过孔值径调节至合适范围，将容性电感的值控制在最小；6）要保持LVDS信号线的PCB地线层返回路径的连续。不要跨越分割，否则跨越分割部分的传输线会因为参考平面的不连续或缺少参考平面而导致阻抗的不连续[26]；7）布线不使用90°拐角走线，那样会导致阻抗不连续，应用圆弧走线或者135°折线；8）差分传输线对与对的间距为4-6倍的对内间距。此间距的设定为降低串扰的影响。在高数据率情况下，对与对的间距要调节至10倍。条件允许的情况下在对与对的间距中安放接地过孔或布置地线。9）安装终端匹配电阻在信号传输上，来产生正常工作的差分电压，同时可以消除反射。此端接电阻阻值为Rterm=2×Z0（Z0为单端信号线的特性阻抗），一般要控制在85Ω-116Ω之间，最好为100Ω，此阻值在接收端可以呈现很好的差分信号。匹配电阻使用封装比较小的贴片电阻[27]，布设位置就近于管脚（5毫米内）。10）LVDS的传输媒介是电缆时，要防止信号在媒质终端处发生反射，要使用与电缆相匹配的终端电阻以减少电磁干扰。LVDS器件也要尽可能放置于连接器LVDS输入端的附近。2.4低压差分技术的应用此技术目前的应用领域非常广泛，例如在航空航天领域、汽车电子领域、各种通信领域等对LVDS技术的使用持续增长。在航空航天领域，LVDS技术适用于对数据或图像的高速实时可靠传输要求很高的情况；在移动通信领域，LVDS技术可实现基站内部巨量数据在背板、电缆和电路板中的高速传输，降低空间、噪声和耗电量等参数。在汽车电子领域，此技术可降低汽车视频干扰以及满足越来越大的数据吞吐量。在雷达应用领域，解决了雷达系统中多信道、高速数传的问题。同样地，LVDS技术在其他领域内的应用也日益普遍。2.5本章小结本章介绍了LVDS技术和BusLVDS技术的基本工作原理、技术特点、在设计时为保证信号的质量需要注意的事项以及这些技术的应用。LVDS独特的工作原理决定了它的优势。其新技术的扩展BLVDS技术，解决高速、多点总线接口问题。根据这些技术的有特点分析了LVDS技术在实际设计中需要考虑的因素，最后介绍了它在各个方面的应用。3系统方案设计基于LVDS的某武器遥测系统数据记录仪装置要完成实时接收采编单元和加密单元下发的高速并行数据，同时将数据不间断的存入存储器中，最后由读数接口读出显示于上位机。本章将根据设备技术条件，给出数据记录仪装置设计总体方案及其结构组成。3.1性能要求 1）存储容量：4GByte2）存储速率：20Mbps3）数据输入口：采编单元数据通过LVDS接口传送给数据存储记录仪，其中包括8位并行数据、一个同步时钟、一个高电平存储启动信号（持续时间大于20ms）。4）读数接口：读数接口用于读取数据存储记录仪的数据。5）供电输入口：数据记录仪装置接收数据模块由采编单元和加密单元供电，供电电压为+5V。6）接插件：要满足数据速率、管脚数量、抗冲击要求。7）可靠性：0.978）体积：100×120×150mm3。考虑到系统是在高冲击、高压等恶劣环境下运行，所以整个系统必须要考虑到应用环境，以保证系统功能的实现。由于体积有限制，设计电路时要尽量选用体积小的器件，同时PCB布局也需要精心优化。3.2方案设计分析本设计要完成的是工作基于LVDS的某武器遥测系统数据记录仪研制。系统的各项功能是否能实现，取决于大量的工程实用化问题。因此，在进行方案设计时要分析实际问题，进而对系统进行详细归纳总结。本系统设计在以下原则下进行：在充分了解测试对象的特点、测试场所的复杂和现有的测试方法的情况下，需要有针对性的考虑以下几个方面：1）本系统要接收采编单元和加密单元的数据，系统速率要求为20Mbps。若采用串行接收虽然成本低，传输电缆较少，可实现远距离的信号传输，但是对传输的速率要求较高，高频电路的设计相对复杂，而并行接收虽然传输电缆较多，但是可以降低系统的传输速率，所以采编单元和加密单元将串行数据转换为并行数据进行传输。本系统采用BLVDS接收器芯片来并行接收8位差分数据以及1位同步信号，这样可以将数据的速率降为2.5Mbps，满足速率指标的要求。2）接收的数据中有1位为存储启动差分信号（持续20ms的高电平），当检测到此信号时，开始存数。由于接收此信号不需要有较高的接收速率，可采用RS-422接口芯片。3）数据的接收电路和存储电路是数据记录仪的核心。整个系统的逻辑时序控制芯片采用FPGA，可以简化电路设计，减小电路体积，而且它内部有集成的RAM，可以实现数据的缓存，避免用外部FIFO，减少了系统功耗。4)本系统在读取数据时采用USB串行接口读数，数据读取可靠，无读数错位与丢位现象。5)为了有效地抑制系统噪声、减少干扰，采用数字隔离电路以及合理的PCB布板。6)接插件选用J110-37ZJ。此接插件为37个引脚的航空接插件，满足10路差分数据、电源和地的要求，也满足速率和抗冲击的要求。7)电源供电要满足系统中各个器件的要求。系统的采编和加密单元输出+5V直流供电电源，经两个电源转换输出两路所需电压，一路供给BLVDS接口与RS-422接口，另一路在通过DC/DC模块转换为所需要电源供给其他器件。3.3系统总体方案系统设计时本着可靠性高、运行稳定和低成本、低功耗的研制理念，应用模块化设计方式，每块都有各自实现的功能和单独的I/O接口。这些模块组合后构成整个系统实现产品要求的各项功能。该方案以可编程逻辑器件FPGA实现各模块与主控制器的相互通信，完成数据的接收存储及读取。整个系统包含七部分：BLVDS接口电路、RS-422接口电路、数字隔离电路、可编程逻辑器件（FPGA）、FIFO缓存、存储介质及USB接口电路。系统原理框图见图3.1。系统上电后，采编提供的+5V电源通过电源转换和电源隔离芯片得到各模块所需的电压，然后FPGA给RS-422发出控制命令，使RS-422接口芯片的接收使能端有效，进入接收状态。当FPGA检测到RS-422接收到持续20ms的高电平，就控制BLVDS芯片和FIFO进入工作状态，开始接收由采集及加密部件采集到的大量数据，将之转换为并行的TTL信号后存入FIFO。最后将数据写入FLASH存储器中，最终计算机通过USB接口来读取存储器的数据，并显示于上位机进行读取工作。3.4系统方案中各器件的选择3.4.1BLVDS接口芯片BLVDS产品有两种类型，可以为所有总线配置提供最优化的接口器件。两个系列分别是线路驱动器/接收器和串行器/解串器芯片组[29]。本设计要求接收并行的差分数据，所以选择BLVDS系列中的线路接收器。芯片DS92LV090A是九通道BLVDS收发器，它是BLVDS收发器系列中的一个器件，设计专用于高速、低功耗的专用背板或电缆接口，此芯片主要的特点为：传输BLVDS信号；传输延迟最大为3.2nS；共模电压范围是0.1V到2.3V；低电压CMOS设计；信号传输速率在100Mbps以上；接收灵敏度为±100mV；工作电压3.3V；双端应用设计；平衡输出电阻；当电源中断时总线引脚呈高阻态；驱动器通道到通道的偏移时间典型值为230ps；接收器通道到通道的偏移时间典型值为370ps[30]。其简化的功能框图如下图3.2所示：图3.2功能发送此芯片器件内部包括九个差分线路的驱动器和九个接收器。即此芯片既可以做驱动器，也可以做接收器。当作为接收器时，将差分BLVDS电平转换为标准的TTL/CMOS电平，如表3.1所示：表3.1接收模式INPUTOUTPUT（RI+）－（RI－）LL(<－100mV)LLH(>+100mV)HL－100mV<VID<+100mVXHXZ从上述特点来看，既满足本系统所要求的要接收9路LVDS并转换为TTL信号，又满足速度指标，所以选用此芯片。3.4.2存储器芯片的选择本装置的存储功能是一个重要环节，要考虑存储介质的各项功能是否满足设计要求。常用存储介质特性如下表3.2所示：表3.2存储介质特性表由表中可见，FLASH具有容量大、速度快、功耗小、价格低的特点，适合作为本数据存储系统的存储介质。FLASH从其内部构造来说分为两种：NOR型和NAND型。NOR型FLASH的地址线和数据线分离不复用，编程以字节或字为单位，擦除以块为单位，编程和擦除的速度较慢，耗电量大，价格高。而NAND型FLASH的数据线与地址线复用，读操作和页编程操作都以页为单位，因此编程和擦除的速度较快，而且体积小，价格低。但其随机读取速度慢，芯片内存在无效块，操作前需要进行无效块检测[31]。根据本系统存储容量高、速度快、低功耗的特点。在众多生产存储芯片的厂商中，考虑到三星公司产品设计成熟，选用K9WBG08U1M，存储容量为4GB，传输速度快。K9WBG08U1M有16384块，每块有64页，每页的存储容量是4KB，写入1个字节的最快时间为25ns[32]。可以得出此器件的写入字节速度最高为1/25ns=40Mbps，而且向存储芯片内写入数据的时间有加载时间和编程时间，则写完4KB容量的一页需要的加载时间总共为：25ns×4KB=102.4μsK9WBG08U1M的厂家定义的编程时间最大为700μs。由于未知数据在存储过程中的精确编程时间，同时为降低错误概率，采用700μs分析存储速度，经计算得此芯片的最低存储速度为：V=4096/(700+102.4)=5.1MB/s满足指标（4GB，20Mbps）要求。3.4.3主控芯片的选择单片机作为一款主流芯片有很多优点，但它在工作时需按指令进行对应读取、译码的操作，速度比较慢无法应用在高速数据传输。而且控制程序的增加会引起“复位”和“程序跑飞”，出现误传输[33]。所以单片机作为主控芯片实现高速数据的实时传输不太理想；DSP即数字信号处理器，跟其他运算器相比优点是运算速度快，在信号处理领域应用普遍。但DSP同单片机一样要通过繁琐的指令周期，适用于复杂的算法，在控制方面做主控芯片不可取[34]；ASIC在速度、功耗、稳定性上都有优势，是一种专门为某个特定功能而开发出来的集成芯片，但是设计费用很高。集成度高、系统简单、高速、体积小和通用性好的优点。其内部丰富的逻辑资源以触行，加速了算法的实现。此外FPGA的功耗相对较低，可以用在对功耗要求高的场合[35]。FPGA的典型结构如图3.3所示。图3.3FPGA典型结构图经过以上分析，用FPGA做主控芯片是最佳的方案。在本系统中选用的FPGA芯片是Xilinx公司的Spartan-II系列芯片XC2S50，它包含5个可配置单元：（1）可配置逻辑块（CLBs），用以实现逻辑功能；（2）可编程的输入/输出块（IOBs），是封装引脚与内部逻辑之间的连接接口；（3）随机存取块状RAM；（4）可编程连线；（5）全数字式延迟锁相环（DLL）时钟控制块，可消除时钟延迟[36]。另外本系统采用FLASH存储器来实现数据的存储，由于接收的数据速率与FLASH存储器存储的速率不匹配，所以数据不能直接存进闪存，而必须存进缓存空间。如果选用外挂RAM，会额外增加电路增大功耗；XC2S50内部自带的4KB的RAM能完成此任务，所以此芯片为本设计的最佳选择。3.4.4电源芯片的选择方案分析得出，本设计需要三路的稳压电源供电路使用：1）+3.3V稳压直流电源；2）隔离的+3.3V稳压直流电源；3）隔离的+2.5V稳压直流电源；本设计采用提供电源5V转换为3.3V以及将5V转换为不共地的5V为隔离电路后的器件提供电源。（1）+3.3V供电电源选择：DS92LV090A：最大消耗电流为80mA；MAX3491：最大消耗电流为1.9mA；ADuM3440：3.3V/120Mbps最大消耗电流是110mA，用三片最大功耗为：3×0.11=0.33A；5V/150Mbps最大消耗电流为220mA；选用德州仪器的TPS78630，它可以将5V转换为3.3V，而且功耗也满足要求。（2）隔离的3.3V和2.5V首先选用B0505S-3W将外部提供电源转换为与之不共地的+5V电源，此芯片输出电流为+60mA～+600mA，满足设计要求。由于系统中FLASH、FPGA芯片、FIFO都工作在3.3V，相应FPGA上的大部分I/0电压也为3.3V，FPGA内核电压为2.5V，因此我们需要把5V电压转换成3.3V和2.5V。同时此款FPGA芯片在启动时需要瞬态为2A的瞬态电流[37]。双通道LDO电源模块TPS70358是TI公司专门为\o"DSP"DSP、FPGA等多芯片系统供电而设计的LDO线性稳压器，其输出为3.3V（最大输出电流1A）和2.5V（最大输出电流2A）。可以满足系统电源要求。3.4.5其它主要芯片的选取接收采集单元启动存储信号的RS–422芯片首选MAX3491，此芯片是一款差分信号收发器，既可以做驱动器，也可以作接收器[38]，应用于RS-422和RS-485通信中。驱率耗损。接收器输入具有失效保护特性，当输入开路时，可以确保逻辑高电平输出。其接收和发送数据的传输速率可以最高实现10Mbps，满足本设计所要求的速率。MAX3491接口芯片可实现全双工通信。它的主要特性有：3.3V的供电电压；最大的偏移为8ns；共模输入电压范围为-7V到+12V；有半双工和全双工两种通信模式。下图3.4为它的引脚配置与典型工作电路：图3.4MAX3491引脚配置与典型工作电路数字隔离芯片采用的是ADI（亚德诺半导体技术有限公司）的ADuM3440，它是四通道数字隔离器，可提供不同的通道配置[39]。两侧的电源电压范围都可以为3.0V~5.5V，可与低电压系统兼容，同时还能提供电平转换功能。可以支持最高150Mbps的数据速率。它将高速CMOS工艺和单片空芯变压器技术结合在一起，较之传统光耦器件等其他元件来说，能提供更加优异和杰出的工作特性。3.5本章小结本章根据性能要求对系统的设计方案进行了分析，提出了总体方案设计，阐述了工作流程。并比较了各个器件的优缺点，对器件进行了选型。4系统硬件电路设计根据上一章介绍，测试系统主要由BLVDS接口电路、RS-422接口电路、数字隔离电路、可编程逻辑器件（FPGA）、存储介质及USB接口电路六部分组成，本章主要阐述了系统各个模块的硬件设计，以及对相应的逻辑设计进行介绍，验证了设计的可行性，完成了系统的各项功能。4.1数据接收模块此模块主要是接收采编单元和加密单元的并行LVDS信号并转换为相应的并行TTL数据。电路的原理框图4.1如下：图4.1接收模块原理框图数据接收模块电路位于系统内输入前端，尽量靠近连接器，逻辑控制器件FPGA通过隔离器件ADuM340对这个模块发送控制命令，令其进入工作状态，将接收到的LVDS信号转换成TTL信号。其中，芯片DS92LV090A和芯片MAX3491由电源1单独供电，避免接地环路对系统通信造成的影响，本模块使用数字隔离器ADuM3440将转换后的信号与FPGA接收端隔离，为LVDS信号稳定传输提供了保障。4.1.1BLVDS接口电路设计 BLVDS总线型的收发器DS92LV090A，既可以做驱动器也可以做接收器，具体需要对其使能端DE、（DE为发送器使能端要求TTL信号输入，高电平有效：为接收器使能端要求TTL信号输入，低电平有效）进行控制[40]，其功能如下表4.1所示：表4.1功能表模式选择DE驱动模式HH接收模式LL三态模式LH环回模式HL本系统采用的是接收模式，从上表4.1可知需要发送器使能端DE为低电平，这里将之接地，始终为低电平，避免进入其它模式。而对于接收器的使能端，通过隔离电路接入逻辑控制器FPGA中。当要接收器工作时，FPGA给DS92LV090A的端发送控制命令另其为低电平，之后DS92LV090A工作将接收到的LVDS信号转换为相应的TTL信号。系统采用DS92LV090A并行接收方式有效的降低了数据传输速率，简化了设计。在每个差分对之间并接100Ω的电阻，来产生正常工作的差分电压并吸收负载反射信号，以确保信号的完整性。其电路设计如下图4.2所示：图4.2LVDS接口电路设计其具体的工作流程为：系统上电后，当FPGA检测到启动存储信号（20ms高电平时）对DS92LV090A的17管脚发送命令“0”，控制DS92LV090A成为接收模式进行数据接收工作。当系统接收数据完毕，则将管脚置高，使器件进入三态模式。其中RIN0—RIN7为系统输入的8位LVDS数据，对应的输出为SD0—SD7，另一路输入信号RIN8为同步信号，对应输出为SCLK。经过芯片转换后，8位并行输出数据通过两个四通道的数字隔离器件ADUM3440（U2、U3）隔离后进入FPGA的缓存器中。1位同步信号SCLK也通过隔离电路U4进入FPGA的FIFO中作为写时钟。4.1.2RS-422接口模块MAX3491是一款低功耗收发器，可以收发差分信号，具有多种工作模式，可以可通过对芯片的管脚控制进行工作模式的选择，本设计所选用的接收模式的状态如下表4.2所示：表4.2接收模式状态表INPUTOUTPUTMODEDEA,BRO00*≥+0.2V1Normal00*≤-0.2V0Normal00*Inputopen1Normal10XHigh-ZShutdownRS-422接口模块主要功能是接收采编单元和加密单元发送来的1路差分信号，这个信号作为启动存储信号，来控制数据的存储工作进行与否，此信号是一个持续20ms的高电平，当系统检测到此电平，则开启缓存装置，执行存储数据。具体的电路设计如图4.3所示。系统上电后，FPGA发出控制命令经由隔离器后送给MAX3491将DE、端都置低，上游数据通过MAX3491的A、B端进入，由RO端输出，通过隔离器的隔离后，准确的送入FPGA中。FPGA检测到20ms的高电平时，将开启数据缓存。图4.3MAX3491电路图4.2Flash存储模块设计中采用NANDFLASH芯片K9WBG08U1M，它的容量为4G×8bit，共有8192×2个块，一个Block有64页，每页可存储4096Byte，还有128Byte的余量用于存储芯片的一些信息。K9WBG08U1M的工作电压是3.3V，芯片的页编程和写操作可以是随机存储也可以以页执行，擦除工作是以块执行的；进行写和擦除工作时只需发送控制命令来实现，不需要算法和时序控制；此芯片的使用期限为10年，可以进行10万次的操作次数；芯片中由于制作原因带有一些无效块，在操作过程中需要进行检测存在有效块中[41]。FPGA的高集成度与灵活的可编程特性为存储器设计带来方便。本系统采用FPGA控制FLASH数据存储方式，通过FPGA控制完成FLASH的数据擦除、写入、读取、无效块检测功能。在FPGA内部增加信号消抖模块来消除噪声干扰，避免存储器并行数据线受干扰。将FPGA内部双口RAM构造成FIFO实现数据缓存，解决FLASH芯片不能进行连续数据存储的问题，防止数据丢失。此模块的原理图如下图4.4所示：图4.4FLASH模块原理图K9WBG08U1M由两片2GB容量的芯片组合而成，有两个片选端CE1、CE2，由FPGA来控制这两片的工作状态，速度要求快时，可交替给两片存，若速度要求不高则可以顺序进行存储。本设计在上章计算结果分析来看，顺序存储即可。K9WBG08U1M的WE写使能、RE读使能由FPGA产生。K9WBG08U1M的地址、数据复用到8个I/O线与XC2S50电平匹配，直接与XC2S50的通用I/O口相连。命令、地址和数据在CE1/CE2为低时，拉低/WE，通过I/O端口写入，然后在/WE的上升沿被锁存。命令锁存使能（CLE）有效时，等待到/WE的上升沿到来后，将用户输入的命令指令存到寄存器中。要寻址时，向芯片的输入/输出接口写入地址，若命令锁存使能有效，则等到/WE信号的上升沿，将输入的地址信息通过I/O口锁存到地址寄存器中。K9WBG08U1M的/WP管脚为写保护端，用来防止意外的编程和擦除[42]，将其一直拉高，可以防止系统在上电复位期间对FLASH的误操作。R/B为操作状态指示开漏输出引脚，低电平表示正在进行编程、擦除等操作，外加51K的上拉电阻。K9WBG08U1M硬件电路设计如图4.5所示：图4.5存储芯片连接图4.3USB读数模块电路设计USB是一种串行总线，速度快且使用便捷，用于PC机与USB设备之间的互相通信。USB有两种规范USB1.1和USB2.0。USB2.0规范提供很高的传输速率至480Mbps[43]。Cypress公司EZ－USBFX2系列的USB2.0微处理器CY7C68013提供了一种通用可编程接口(GPIF)方式，可直接连接到并口，可编程波形描述符和配置寄存器，支持多个READY输入和CONTROL输出[44]。在本系统USB读数模块的设计，就采用USB2.0微控制CY7C68013的通用可编程接口（GPIF）设计方案，将Flash存储器的8位并行数据在FPGA的控制下读到上位机中。图4.6内部结构图CY7C68013内部结构如图4.6所示。该芯片主要包括USB2.0收发器、串行接口引擎、增强的8051微处理器、8.5KB的RAM、4KB的FIFO以及通用可编辑接口模块，并且提供了集成的USB解决方案。此外CY7C68013特有的GPIF引擎具有自动传输数据结构的特性，让CY7C68013的CPU不需要直接参与数据的传输，这样外围设备与主机之间的通信通过CY7C68013可高速、无缝地进行数据的传输。其次，CY7C68013内部集成了USB2.0的串行接口引擎，此功能可以完成大部分USB2.0协议处理的任务，降低了用户对USB协议处理的复杂性。图4.7CY7C68013的GPIF接口方式CY7C68013的GPIF接口方式如上图3.23所示，在这种接口方式中，外围设备器件在本系统中为通信逻辑器件FPGA与FLASH存储器。系统的读数操作是USB模块向外围模块的主控芯片FPGA发送控制命令，FPGA收到控制命令后给USB模块一个反馈，USB模块根据这个信息来判断下一步操作，若可以进行读数操作，USB模块即把读数时钟等信息发给FPGA器件执行读数操作，直到读数完成。在本设计中将USB读数模块做成了独立的串行读数PCB板，操作灵活简便。USB读模块与数字模块的通信采用21针连接口连接。以下简介CY7C68013的GPIF端口：CTL0～CTL5(输出)：USB模块控制外设的功能。在本设计中用到其中四条信号线（CTL0～CTL3），分别是read、ere，jre、jclk。它们连接到XC2S50的I/O口上，根据主控芯片FPGA内部编程去控制FLASH存储器的读数和擦数。FD0～FD15(输入/输出)：本设计中与外设通信占用了8根数据线，因为FLASH存储器是8位并行的数据端。这8位数据线与FLASH存储器的8位数据端直接连接，在FPGA的控制下，数据通过USB模块传送给上位机。RDY0～RDY5(输入)：检测外设状态的功能。本设计中根据设计需要，用到了RDY0和RDY5两个信号端，分别为TCXpire和ready。它们作为决策点输入到GPIF中。决策点根据某种条件来判断是保持某种状态还是跳转到另外的状态。本设计中的ready和TCXpire具有不同的含义，当ready决策点由低变为高时，说明FLASH存储器在FPGA的控制下处于准备好状态，等待读数；而当TCXpire决策点由低变为高时，说明Flash已经完成读数或者擦除操作，GPIF状态跳转到空闲状态。4.4配置接口设计发是关键一步。XilinxFPGA的常用配置模式有5类：主串模式、从串模式、SelectMAP模式、Desktop配置及SPI配置[45]。在本系统中控制芯片XC2S50的配置芯片有其固定的选择，查阅芯片资料得到其配置芯片为XCF01S。配置模式选择主串模式，主串模式需将FPGA芯片的M2、M1、M0三个管脚全部设置为低电平来确定。配置芯片的工作时钟也通过控制芯片XC2S50供给，之后配置芯片把DO管脚的输出在CCLK的上升沿给控制芯片XC2S50的DIN输入端口[46]。XilinxFPGA的主串模式，要求配置芯片XCF01S与控制芯片XC2S50之间形成一个完整的JTAG链，在两者的配置管脚间形成闭合回路，在系统上电后，配置芯片XCF01S给XC2S50加载程序。下图4.8为本设计中XCF01S与XC2S50的具体电路连接图。图4.8XC2S50和XCF01S的PCB配置原理图送入XCF01S的TDI管脚，此时XCF01S通过其TDO向JTAG连接器的TDO环回数据，构成JTAG链；又由于XC2S50芯片DONE信号为低电平、INIT_B输出电平为高，XCF01S通过DO以CCLK的速率将配置数据送给XC2S50。最后，XCF01S由于CE管脚输入高电平，关闭数据输出管脚，清空地址计数器，进入休眠状态，配置结束。4.5电源电路设计系统采用由采编单元和加密单元提供的+5V直流电源作为输入电源，电路中所要求的三种电源都从该输入电源变化而来。系统中的+5V有两路，分别为LVDS接收模块供电和系统其它部分供电，二者是隔离不共地的。V电源设计TPS78630可转换到系统所需要的电源电压，下图为具体的电路图：图4.9+5V转+3.3V电路图4.5.2隔离的5V、3.3V、2.5V电源设计首先将提供电源+5V转换为隔离不共地的+5V，然后再将转换的不共地的+5V转换为隔离电路后级所需要的+3.3V和+2.5V。具体电路如下图4.10和图4.11所示：图4.10隔离电源电路图TPS70358将上个电路转换的隔离的+5V转换为VDD（+3.3V）和VCCINT(+2.5V)。图图4.11TPS70358电源电路图4.6退耦电路设计流，这一高频变化电流在电源线分布电感上的压降很大，形成瞬态噪声电压，对电路系统工作性能带来的很大的影响。解决电源线高频纹波的办法是配置去耦电容，通常在电源线插座附近安装滤波电容，能够滤除电路板内所有器件在高频工作时产生的高频纹波，以消除电源到电路板之间的寄生电感引起的纹波。电路板上的每个芯片器件的每对电源线和地线之间也要在附近安装滤波电容，滤除每个器件高频工作中的高频纹波，来消除电路板电源插座到该电源引脚之间引线寄生电感引起的纹波。滤波电容的选择应需注意几点：（1）器件电源输入端的电容由于安放位置的局限，仅考虑滤除高频纹波，应选用高频特性好的无极性电容，如陶瓷电容、涤纶电容等，容量通常选0.01uF～0.1uF。（2）由于器件引脚也会产生寄生电感，所以其滤波电容在印制电路板安装时，应尽量靠近芯片的电源和地引脚，连线也要尽可能短。并且采用寄生电感小的贴片封装电容。（3）对于大规模集成电路CPLD或FPGA等，芯片有多对电源和地引脚，要就近在每对相邻的电源和地引脚之间都安置滤波电容。（4）靠近电路板电源插座的地方安放体积较大的电容，滤除整个电路板工作中的噪声，该电容通常为一大一小两个电容，大电容选用电解电容，容量为10uF～1000uF，主要用于滤除低频纹波，小电容通常选择高频特性好的无极性电容，容量为0.01uF～0.1uF之间，用于滤除高频纹波。4.7本章小结本章对总体方案设计的每个模块进行了详细的分析，并通过各部分的特点，给出整接口电路、电源模块、退耦电路。5系统的软件设计计以及计算机软件程序设计。FPGA程序控制数据接收模块和闪存的读、写、擦除和无效块检测的工作状态；USB程序主要通过设计GPIF固件的波形图来控制USB读数；上位机软件主要是完成数据读取和控制闪存的擦除。本章的设计内容如图5.1所示：图5.1软件设计内容5.1FPGA通信逻辑设计数据存储记录系统的中心控制器采用FPGA，控制逻辑的设计主要是指FPGA的硬件语言设计。FPGA主要完成低压差分信号的接收及FLASH芯片的数据擦、写、读、无效块检测操作。FPGA内部程序原理框图如下图5.2所示：图5.2通信逻辑器件FPGA控制原理图具体的流程图见下图5.3所示：图5.3FPGA控制流程图上电后检测复位信号，若复位信号为1，则判断JEN（控制闪存读/写工作模式，连接上位机时为低，反之为高）的状态，IEN=1则进行闪存的写操作。JEN=0就检测JREAD（FLASH读控制，由上位机发出）是否为1，是的话就进行数据的读取，将FLASH存储器内的数据读入上位机中。若JREAD为0则判断JERE（FLASH擦除控制，由上位机发出）是否为1，是的话就对FLASH存储器进行擦除操作。5.1.1控制接收数据程序DS92LV090A是九通道的收发器，工作于接收模式时，仅需要FPGA控制它的片选端即可进入工作状态，将9路LVDS信号转换为TTL信号。MAX3491接收启动存储信号，也是仅需要FPGA对其片选端选通即可工作。对于DS92LV090A需将片选端RE拉低，对于MAX3491需检测20ms的高电平，并且为防止有高电平噪声，将20ms分为四次检测，每5ms检测一次，若四次都为高则表示启动存储信号有效，具体实现如图5.4所示：图5.4启动存储信号的仿真对start检测四次，若四次都为高则输出en使能，作为FIFO的写使能。当en=1时，FIFO开始写数。5.1.2数据缓存模块本设计由于数据接收与数据存储模块的时钟不同，而且FLASH存储器进行读写操作时，每页需要加载和编程等，操作具有不连续性，则需要缓存设备来进行数据缓存和跨时钟域的速度匹配处理。在设计缓存中首先要考虑的主要是其容量的大小是否可以满足系统的要求。容量要求不是过大，且FPGA内部的RAM满足其要求，则可用内部的FIFO，若是容量过大则需要专门的FIFO芯片来缓存。本设计对电路板的体积有要求，最好使用内部的FIFO来减小体积，简化设计。1)内部FIFO可行性论证因为本系统接收的数据帧速率是确定的，则缓存数据量大小取决于写操作的间隙时间内接收到的最大数据量。最大数据量的确定由芯片的时间参数有关。本系统所采用的FLASH芯片K9WBG08U1M的关键时间参数如表5.1所示。表5.1K9K8G08UOM芯片时间参数参数定义最大时间TBERS块擦除时间2msTPROG编程时间700usTWB写信