数字电子技术Chart51

数字电子技术Chart_52023/5/27数字电子技术Chart5[1]主要内容5.1概述5.2简单可编程逻辑器件5.3高密度可编程逻辑器件5.4可编程逻辑器件的编程与测试数字电子技术Chart5[1]PLD器件的结构、特点和工作原理；用PLD器件实现函数。本章重点数字电子技术Chart5[1]1、可编程逻辑器件的含义及用途可编程逻辑器件，简称PLD。是一种可由用户编程来实现各种逻辑功能的器件。它作为通用型的逻辑器件出现，但它的逻辑功能却是由用户通过编程来设定，因此，它同时具有专用型器件的特点。专用型和通用型逻辑器件是数字集成电路根据逻辑特点不同进行分类得到的。2、PLD的发展历程及分类低密度PLD：ROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL。高密度PLD：可擦除的可编程逻辑器件EPLD、复杂可编程逻辑器件CPLD、可编程逻辑门阵列PFGA。在系统可编程逻辑器件：ISP-PLD5.1概述5.1.1可编程逻辑器件的发展数字电子技术Chart5[1]3、可编程逻辑器件电路的表示与门(b)输出恒等于0的与门

(c)或门

(d)互补输出的缓冲器(e)三态输出的缓冲器

数字电子技术Chart5[1]5.2简单可编程逻辑器件根据与门阵列、或门阵列和输出结构的不同，简单可编程逻辑器件（简称简单PLD）可分为4种基本类型：PROM、PLA、PAL和GAL。简单PLD也称为低密度PLD，其基本框图为：数字电子技术Chart5[1]5.2.1只读存储器ROM存储器的相关概念:半导体存储器是一种能存储大量二进制信息的半导体器件。常见的半导体存储器件举例：软盘、光盘、U盘、内存、闪存等。衡量存储器性能的两个主要指标：存储容量和存取速度。1．存贮容量

定义：存贮二值信息的多少，用Bit或Byte为单位。1K=1024=2102．存取时间定义：连续两次读取（或写入）操作所间隔的最短时间。

时间越短，速度越高。数字电子技术Chart5[1]存储器的分类:1.按存取功能分类只读存储器（简称ROM）随机存储器（简称RAM）掩膜ROM可编程ROM可编程可擦除的ROM快闪存储器紫外线擦除电擦除静态RAM（结构复杂、速度快）动态RAM（结构简单、集成度高、速度慢）2.按制造工艺分类双极型MOS型（多用于大容量存储）数字电子技术Chart5[1]1、掩膜ROM（1）掩膜ROM的特点不能由用户编程，其中的程序是按照用户的要求专门设计，出厂时内部存储的数据已“固化”在里边。常用来存放固定的数据或程序，如计算机系统的引导程序、监控程序、函数表、字符表等。数字电子技术Chart5[1]1、掩膜ROM存储矩阵由存储单元（二极管、双极型三极管或MOS管）排列而成。地址译码器负责将输入的地址翻译成相应的控制信号，然后根据该信号从存储矩阵中将指定单元中的数据选出，且送到输出缓冲器。输出缓冲器既可以提高存储器的带负载能力，也可以实现对输出状态的三态控制，以便与系统的总线联接。（2）掩膜ROM的结构框图及各部分的作用数字电子技术Chart5[1]2、可编程只读存储器PROM（1）特点在结构上，同样由地址译码器、存储矩阵和输出缓冲器三部分组成。在出厂时已经在存储矩阵的所有交叉点上全部制作了存储元件，即相当于在所有存储单元中都存入了1。数字电子技术Chart5[1]（2）PROM举例16×8位PROM的结构原理图熔丝PROM中的内容一经写入，就不可能再修改，即只能写入一次。所以PROM不可能满足研制过程中经常修改存储内容的需要。数字电子技术Chart5[1]11输出缓冲VCCA1A0D1D3D2D0地址译码器存储单元字线分析已存入数据的固定ROM电路。（二极管作存储单元）☆地址译码器☆存储单元地址译码器是一个与门阵列，每一个字线对应一个最小项，且是全部最小项。存储单元是一个或门阵列，每一个位线是将所对应的与项相加，是最小项之和。位线例：固定PROM数字电子技术Chart5[1]11输出缓冲VCCA1A0D1D3D2D0地址译码器存储单元☆

地址译码器（字线）和存储矩阵（位线）之间的关系。A1A0D3D2D1D000010101101010011111111001011010011111100011字线W和位线D的每个交叉点都是一个存储单元。交叉点接二极管时相当于存1，没有接二极管相当于存0。交叉点的数目就是存储单元数。存储容量＝字数X位数＝4X4交叉点还可以接三极管、MOS管等。只有W0为1其余为字线为00110有0为0，全1为1。有1为1，全0为0。数字电子技术Chart5[1]★

PROM通用阵列图表示法：将字线和位线画成相互垂直的一个阵列，字线和位线的每一个交叉点对应一个存储单元，在交叉点上画一个“点”，表示该单元存“1”，否则表示该单元存“0”。★

PROM方框图：地址码与阵列字线或阵列位线与阵列是输入变量的全部最小项。不可编程。与项相加，可编程A1A0D3D2D1D0000101011010100111111110例：用二极管作存储单元的固定ROM数字电子技术Chart5[1]3、可编程可擦除只读存储器EPROM（1）特点是一种可以多次改写的ROM，总体结构与前面两种ROM相同。最早研究成功并投入使用的EPROM是利用紫外线照射芯片上的石英窗口，从而抹去存储器中的信息，再用电的方式写入新的信息。存储单元是用浮置栅雪崩注入型MOS管（FAMOS）构成的。数字电子技术Chart5[1]3、可编程可擦除只读存储器EPROM（2）EPROM芯片举例------2764A0~A12：13条地址输入线，表明芯片的容量是8K个单元。D0~D7：8条数据线，表明芯片中的每个存储单元存放一个字节（即8位二进制数）。数字电子技术Chart5[1]4、电可擦除可编程只读存储器E2PROM（1）特点可用电信号进行在线擦除与重写，需要时间很短。2716型E2PROM的容量为2K×8位，其逻辑符号为：（2）E2PROM芯片举例------2716数字电子技术Chart5[1]4、电可擦除可编程只读存储器E2PROMA0~A10：11条地址输入线。I/O0~I/O7：8条数据输入/输出线。数字电子技术Chart5[1]5、快闪存储器（FlashMemory

）闪存具有较快的读取速度

，以较大区块进行数据抹擦。由于结构的限制，其擦除次数有限，通常在1万至100万次之间。与硬盘相比，闪存的动态抗震能力更强。典型应用：

笔记本、相机、U盘、手机等。数字电子技术Chart5[1]5.2.2可编程逻辑阵列PLA基本结构中包括与阵列和或阵列，这两种阵列都可编程。清华大学电机系唐庆玉2003年11月15日编AND阵列可编程OR阵列可编程O2O1O0I2I1I0输出输入数字电子技术Chart5[1]问题：图中的四个输出的逻辑式分别是什么？该电路能否用来设计时序逻辑电路？数字电子技术Chart5[1]5.2.3可编程阵列逻辑PAL可编程阵列逻辑（ProgrammabeeArrayLogic）70年代末由MMI公司推出双极性工艺、熔丝编程方式（一次性编程）是在FPLA（现场可编程逻辑阵列）基础上发展而来的。由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路组成。数字电子技术Chart5[1]1、PAL的基本电路结构及特点基本电路结构数字电子技术Chart5[1]一个编程后的PAL电路：图中的四个输出的逻辑式分别是什么？若,则如何编程？数字电子技术Chart5[1]专用输出结构可编程输入/输出结构寄存器输出结构异或输出结构运算选通反馈结构2、PAL的几种输出电路结构数字电子技术Chart5[1]PAL的输出结构（1）－－专用输出结构专用输出结构的输出端只能用作输出使用。数字电子技术Chart5[1]PAL的输出结构（2）－－可编程输入/输出结构该结构PAL的输出端是一个可编程控制的三态缓冲器，同时可以做输入端使用。数字电子技术Chart5[1]PAL的输出结构（3）－－寄存器输出结构利用寄存器输出结构不仅可以存储与－或逻辑阵列输出的状态，而且能很方便地组成各种时序逻辑电路。数字电子技术Chart5[1]PAL的输出结构（4）－－异或输出结构利用异或输出结构不仅便于对与－或逻辑阵列输出的函数求反，还可以实现寄存器的保持操作。数字电子技术Chart5[1]PAL的输出结构（5）－－运算选通反馈结构利用该结构可以产生多种算术、逻辑运算。数字电子技术Chart5[1]PAL的应用（1）－－设计组合逻辑电路（例5.2）PAL的应用（2）－－设计时序逻辑电路（例5.3）PAL的应用：数字电子技术Chart5[1]GAL采用电可擦除的CMOS工艺制作，可以用电压信号擦除并可重新编程。GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC（OutputLogicMacroCell）。通过编程可将OLMC设置成不同的工作状态，这样就可以用同一种型号的GAL器件实现PAL器件所有的各种输出电路工作模式，从而增强了器件的通用性。GAL16V8的电路结构图5.2.4通用阵列逻辑（GAL）1、GAL的基本电路结构及特点数字电子技术Chart5[1]GAL16V8I0/CLKI1I2I3I4I5I6I7I8GNDVCCF7F6F5F4F3F2F1F0I9/OE20111012-9脚输入（固定）1脚时钟（可定义成输入）11脚输出使能（可定义成输入）12-19脚输出（也可定义成输入）I/OOI/OGAL16V8的引脚图：数字电子技术Chart5[1]2、输出逻辑宏单元(OLMC)(1)OLMC的结构图9-30OLMC的内部结构一个或门：实现或逻辑，是或阵列中的一员；

一个D-FF：实现时序逻辑；四个数据选择器：实现模式控制；(由AC0和AC1(n)编程控制)门电路：辅助功能。数字电子技术Chart5[1]3、OLMC的结构控制字

总控制屏蔽不用乘积项极性控制当SYN=1时，8个单元都是组合型；当SYN=0时，允许每个单元自定义为组合型或寄存器型(由AC0、AC1(n)确定)；数字电子技术Chart5[1]每个OLMC包含或门阵列中的一个或门。一个或门有8个输入端，和来自与阵列的8个乘积项(PT)相对应。其中7个直接相连，第一个乘积项(图中最上边的一项)经PTMUX相连或门输出为有关乘积项之和。异或门的作用是选择输出信号的极性。当XOR(n)为1时，异或门起反相器作用，否则起同相器作用。XOR(n)是控制字中的一位，n为引脚号。D触发器(寄存器)对异或门的输出状态起记忆(存储)作用，使GAL适用于时序逻辑电路。4个多路开关(MUX)在结构控制字段作用下设定输出逻辑宏单元的组态。数字电子技术Chart5[1]PTMUX是乘积项选择器，在AC1(n)·AC0控制下选择第一乘积项或地(0)送至或门输入端。OMUX是输出类型选择器，在AC1(n)+AC0控制下选择组合型(异或门输出)或寄存型(经D触发器存储后输出)逻辑运算结果送到输出缓冲器。TSMUX是三态缓冲器的使能信号选择器，在AC1(n)和AC1控制下从UCC、地、OE或第一乘积项中选择1个作为输出缓冲器的使能信号。FMUX是反馈源选择器。在AC1(n)、AC0控制下选择D触发器的Q、本级OLMC输出、邻级OLMC的输出或地电平作为反馈源送回与阵列作为输入信号。数字电子技术Chart5[1](2)结构控制字GAL的结构控制字共82位，每位取值为“1”或“0”，如图9-31所示。图中XOR(n)和AC1(n)字段下的数字对应各个OLMC的引脚号。图9-31GAL的结构控制字数字电子技术Chart5[1]SYN决定GAL器件是具有寄存器型(时序型)输出能力(SYN=0)，还是纯粹组合型输出能力(SYN=1)。在OLMC(12)和OLMC(19)中，SYN还替代AC1(n)，SYN替代AC0作为FMUX的选择输入，以维护与PAL器件的兼容性。AC0、AC1(n)方式控制位。8个OLMC公用1位AC0。AC1(n)共8位，每个OLMC(n)有1位，n为引脚号(12~19)。AC0,AC1(n)两者配合控制各MUX的工作。XOR(n)极性控制位，共8位，每个OLMC(n)有1位，它通过异或门来控制输出极性。XOR(n)=0时，输出低有效；XOR(n)=1时，输出高有效。数字电子技术Chart5[1]PT(n)积项禁止位，共64位，和与阵列中64个乘积项(PT0~PT63)相对应，用以禁止(屏蔽)某些不用的乘积项。在SYN、AC0、AC1(n)组合控制下，OLMC(n)可组态配置成5种工作模式，表9-4列出了各种模式下对控制位的配置和选择。图9-32(a)~(e)分别表示不同配置模式下OLMC的等效电路。OLMC组态的实现，即结构控制字各控制位的设定都是由开发软件和硬件自动完成的。从以上分析看出GAL器件由于采用了OLMC，所以使用更加灵活，只要写入不同的结构控制字，就可以得到不同类型的输出电路结构。这些电路结构完全可以取代PAL器件的各种输出电路结构。数字电子技术Chart5[1]表9-4OLMC工作模式的配置选择数字电子技术Chart5[1]5.3高密度可编程逻辑器件通常将集成度大于1000门/片的PLD称为高密度可编程逻辑器件（HDPLD）。可擦除可编程逻辑器件EPLD复杂可编程逻辑器件CPLD现场可编程门阵列FPGA数字电子技术Chart5[1]是一种集成度比PAL和GAL高得多的高密度PLD（1万门以上）。基本结构与PAL和GAL类似，仍由可编程的与逻辑阵列、固定的或逻辑阵列和输出逻辑宏单元（OLMC）组成。EPLD中的OLMC不仅可编程，而且OLMC中的触发器还增设了预置数和异步置零功能，因此比GAL中的OLMC有更大的使用灵活性。5.3.1可擦除可编程逻辑器件（EPLD）数字电子技术Chart5[1]5.3.2复杂可编程逻辑器件（CPLD）1.CPLD的结构（a）通用CPLD结构框图（b）逻辑块结构图数字电子技术Chart5[1]2.CPLD的组成Altera公司生产的MAX7000A从结构上主要包括逻辑阵列块（LAB）、宏单元、I/O控制块和可编程互连阵列（PIA）四部分。（1）逻辑阵列块（LAB）每个逻辑阵列块由16个宏单元组成，其输入信号分别来自于PIA的36个通用逻辑输入、全局控制信号和从I/O引脚到寄存器的直接输入通道。（2）宏单元主要由与阵列、乘积项选择阵列、一个或门、一个异或门、一个触发器和四个数据选择器构成，因此，每一个宏单元就相当于一片GAL。MAX7000A所有宏单元的OLMC都能单独的被配置成组合逻辑工作方式或时序逻辑工作方式。数字电子技术Chart5[1]2.CPLD的组成（3）I/O控制块MAX7000A的每一个I/O控制块允许每个I/O引脚单独的配置成输入、输出或双向工作方式。所有I/O引脚都有一个三态输出缓冲器，可以从6～16个全局输出使能信号中选择一个信号作为其控制信号，也可以选择集电极开路输出。（4）可编程互连阵列（PIA）PIA可以将多个LAB和I/O控制块连接起来构成所需要的逻辑功能。MAX7000A中的PIA是一组可编程的全局总线，可以将输入任何信号源送到整个芯片的各个地方。数字电子技术Chart5[1]5.3.3现场可编程门阵列（FPGA）是一种高密度PLD（3万门以上/片）。电路结构不再是由与－或逻辑阵列和输出逻辑宏单元（OLMC）组成，而是由若干独立的可编程逻辑模块组成。用户可以通过编程将这些逻辑模块连接成所需要的数字系统。数字电子技术Chart5[1]FPGA的基本结构形式示意图：数字电子技术Chart5[1]FPGA的大部分引脚都与可编程的IOB相连，均可根据需要设置成输入端或输出端。每个CLB中都包含组合逻辑电路和存储电路（触发器）两部分，可以设置成规模不大的组合逻辑电路或时序逻辑电路。为了能将这些CLB灵活地连接成各种应用电路，在CLB之间的布线区内配备了丰富的连线资源。这些互连资源包括不同类型的金属线、可编程的开关矩阵和可编程的连接点。FPGA的结构特点：数字电子技术Chart5[1]FPGA的优点：FPGA的这种CLB阵列结构形式克服了PAL等PLD中那种固定的与－或逻辑阵列结构的局限性，在组成一些复杂的、特殊的数字系统时显得更加灵活。同时，由于加大了可编程I/O端的数目，也使得各引脚信号的安排更加方便和合理。数字电子技术Chart5[1]FPGA的缺点：信号传输延迟时间不确定。在构成复杂的数字系统时一般总要将若干个CLB组合起来才能实现。而由于每个信号的传输途径各异，所以传输延迟时间也就不可能相等。这不仅会给设计工作带来麻烦，而且也限制了器件的工作速度。FPGA中的编程数