归纳利用QuarusⅡ进行VHDL文本输入设计的流程从文件输入一直到Signal

SignalTapⅡ逻辑分析仪的使用

SignalTapⅡ逻辑分析仪支持的器件有很多系列，主要包括Stratix、StratixII、StratixGX、Cyclone、CycloneⅡ、APEX及APEXⅡ等系列的FPGA器件。

在设计中建立SignalTapⅡ逻辑分析仪有两种方法：第一种方法是建立一个SignalTapⅡ文件(．stp)，然后定义STP文件的详细内容；第二种方法是用MegaWizardPlug-InManager建立并配置STP文件，然后用MegaWizard实例化一个HDL输出模块。

SignalTapⅡ逻辑分析仪的使用

设计中建立SignalTapⅡ逻辑分析仪

SignalTapⅡ逻辑分析仪的使用

图给出了用这两种方法建立和使用SignalTapⅡ逻辑分析仪的过程1．创建STP文件QuartusⅡ软件的STP文件包括SignalTapⅡ逻辑分析仪设置部分和捕获数据的查看、分析部分。创建一个STP文件的步骤可按下面的方法来操作：①在QuartusⅡ软件中，通过选择“File”|“New”命令，弹出新建文件对话框。②在弹出的新建文件对话框中，选择“OtherFiles”标签页，从中选择“SignalTapⅡFile”’如图4所示。③再单击“OK”按钮确定，便建立了一个新的SignalTapⅡ窗口，如图5所示。上面的操作我们也可以通过选择“Tools”|“SignalTapⅡLogicAnalyzer”命令完成，而且这种方法也可用来打开一个已经存在的STP文件。

SignalTapⅡ逻辑分析仪的使用

SignalTapⅡ逻辑分析仪的使用

4新建一个“SignalTap”文件

SignalTapⅡ逻辑分析仪的使用

图3-55“SignalTapⅡ”窗口

SignalTapⅡ逻辑分析仪的使用

2．设置数据采集时钟在使用QuartusⅡ软件的SignalTapⅡ逻辑分析仪进行数据采集之前，首先应该设置数据采集时钟。数据采集时钟一般是在上升沿处采集数据。我们可以使用设计中的任意信号作为数据采集时钟，但Altera公司一般建议使用全局时钟，而不要使用门控时钟。使用门控时钟作为数据采集时钟，有时不能准确反映设计的不同期望数据状态。QuartusⅡ时序分析结果给出设计的最大数据采集时钟频率。

SignalTapⅡ逻辑分析仪的使用

设置SignalTapⅡ数据采集时钟的步骤主要由以下几步组成：①在图5所示的SignalTapⅡ逻辑分析仪窗口先选择“Setup”标签页。②再单击“Clock”栏后面的“BrowseNodeFinder”按钮，然后打开NodeFinder对话框。③在“NodeFinder”对话框中，从“Filter”列表中选择“SignalTapⅡ:pre-synthesis”(综合前)。④在“Named”框中，输入数据采样时钟的信号名称；或者通过单击“List”按钮，在“NodesFound”列表中选择一个时钟信号作为数据采集时钟的信号。

SignalTapⅡ逻辑分析仪的使用

⑤再单击“OK”按钮确定相关设置。⑥在图3-55所示的“SignalTapⅡ”窗口中，“Clock”栏中显示为采样时钟的信号。如果我们在SignalTapⅡ窗口中没有分配采集时钟，则QuartusⅡ软件会自动建立一个默认名为auto_stp_extemal_clk时钟引脚。在实际工程设计中我们必须为这个引脚单独分配一个器件引脚，在我们设计的印制电路板上必须有一个外部时钟信号驱动该引脚。

SignalTapⅡ逻辑分析仪的使用

3．STP文件中分配信号在STP文件中，QuartusⅡ软件可以分配两种类型的信号：①Pre-synthesis：该信号在对设计进行Analysis&Elaboration操作以后存在，这些信号表示寄存器传输级(RTL)信号。在SignalTapⅡ中要分配Pre-synthesis信号，我们应通过选择“Processing”“StartAnalysis&Elaboration”命令。对逻辑分析仪设计进行修改以后，如果要在物理综合之前快速添加一个新的节点名，使用这项操作特别实用。②Post-fitting：该信号是在对工程设计进行物理综合优化以及布局、布线操作后才存在。

SignalTapⅡ逻辑分析仪的使用

4．分配数据信号①首先完成工程设计的Analysis&Elaboration或Analysis&Synthesis后，或者工程全编译之后。②在SignalTapⅡ逻辑分析仪窗口，通过单击Setup标签页。③在STP窗口的“Setup”标签页中双击鼠标左键，弹出“NodeFinder”对话框。④在“NodeFinder”对话框中的“Filter”列表中选择SignalTapⅡ:Pre-synthesis或者SignalTapⅡ:post-fitting方式。

SignalTapⅡ逻辑分析仪的使用

⑤在“Named”框中可以输入节点名、部分节点名或者通配符，还可以单击“List”按钮查找节点。⑥在“NodesFound”列表中选择要加入STP文件中的节点或者总线。⑦通过单击“>”按钮将选择的节点或总线移动到“SelectedNodes”列表中。⑧最后单击“OK”按钮，将选择的节点或者总线添加到STP文件，如图6所示。

SignalTapⅡ逻辑分析仪的使用

6分配数据信号

SignalTapⅡ逻辑分析仪的使用

5．设置逻辑分析仪触发方式逻辑分析仪触发控制包括设置触发类型和触发级数。①Basic触发类型如果SignalTapⅡ触发类型选择Basic，在STP文件中我们必须为每个信号设置一种触发模式(TriggerPattern)。SignalTapⅡ逻辑分析仪中的触发模式包括：Don'tCare(无关项触发)，Low(低电平触发)，High(高电平触发)，FallingEdge(下降沿触发)，RisingEdge(上升沿触发)以及EitherEdge(双沿触发)。当选定触发级数的所有信号的“逻辑与”结果为TRUE时，SignalTapⅡ逻辑分析仪才开始捕捉数据，如图7所示。

SignalTapⅡ逻辑分析仪的使用

7设置触发模式

SignalTapⅡ逻辑分析仪的使用

②Advanced触发类型如果SignalTapⅡ触发类型选择Advanced，则我们必须为逻辑分析仪建立触发条件表达式。一个SignalTapⅡ逻辑分析仪最关键的因素就是它的触发能力。如果不能很好地为数据捕获建立相应的触发条件，逻辑分析仪就可能无法帮助我们调试FPGA程序设计。在SignalTapⅡ逻辑分析仪中，使用如图8所示的高级触发条件编辑器(AdvancedTriggerConditionEditor)，我们可以在简单的图形界面中建立非常复杂的触发条件。我们只需要将运算符通过鼠标拖动到触发条件编辑器窗口中，即可方便建立复杂的触发条件。

SignalTapⅡ逻辑分析仪的使用

图8高级触发条件编辑器

SignalTapⅡ逻辑分析仪的使用

③触发级数选择QuartusⅡ软件的SignalTapⅡ逻辑分析仪的多级触发特性，可以设置更精确的触发条件功能。在多级触发中，SignalTapⅡ逻辑分析仪首先对第一级模式进行触发；当第一级触发表达式满足条件，测试结果为“真”时，然后SignalTapⅡ逻辑分析仪对第二级触发表达式进行测试；依次类推，直到所有级的触发都完成测试，并且最后一级触发条件测试结果乃为“真”时，SignalTapⅡ逻辑分析仪开始捕获相关信号状态，在图5的SignalTapⅡ窗口的触发级数选择列表中选择触发级数，SignalTapⅡ逻辑分析仪最大可以选择的触发级数为10级。

SignalTapⅡ逻辑分析仪的使用

6．指定采样深度及触发位置在触发事件开始之前，我们可以指定要观测数据的采样深度，即数据存储深度，以及触发事件发生前后的采样点数。在QuartusⅡ软件的STP文件窗口的“Data”栏中，在“Sampledepth”列表中可以选择逻辑分析仪的采样深度；在“Bufferacquisitionmode”栏中，在“Circular”列表中可以选择触发之前的数据和触发之后的数据之间的比例。

SignalTapⅡ逻辑分析仪的使用

7．编译SignalTapⅡ逻辑分析仪的设计设置好STP。文件以后，在使用SignatTapⅡ逻辑分析仪之前，必须编译QuartusⅡ设计工程。首次建立STP文件需要先保存该文件，QuartusⅡ软件会自动将STP文件加入工程中，当然我们也可以采用下面的步骤手动添加STP文件：Sig责nal返Tap抹Ⅱ逻辑彩分析仪丧的使用①通过选涌择“As珍sign欧ment蝴s”|“愿Sett耕ings匠”命令，旦弹出“S第etti阻ngs”左对话框。②在弹出俯“Set资ting菜s”对话哑框的“C切ateg馅ory”它列表中选裂择“Si呀gnal挑TapⅡ羞Logi蹈cAn大alyz另er”。③再在“虾Sign料alTa甩pⅡLo刺gic推Anal腊yzer矩”页中，霸选中“E填nabl验eSi葛gnal受TapⅡ霞Logi喜cAn容alyz割er”选志项。④然后剩在“S幕ign油alT创apⅡ盼Fil偷eNa笨me”缩慧栏中输溜入ST忍P文件撑名。⑤单击“挂OK”按兄钮确认。⑥最后舌通过选密择“P洪roc拐ess夸ing教”|“栏Sta滨rt零Com先pil炎ati躬on”逝命令开惨始编译航Sig肯nal醒Tap体Ⅱ逻辑包分析仪挨。Sig掌nal垮Tap愉Ⅱ逻辑姑分析仪友的使用2.利忍用Me谢gaW圈iza渔rd唤Plu相g-I汽nM晶ana义ger肌建立S高ign镜alT疗apI呆I逻辑稠分析仪使用M箩ega滴Wiz单ard愤Pl唉ug-谨In物Man巩age先r建立嫩Sig冰nal萝Tap竿Ⅱ逻辑景分析仪筋时，不唐需要建咱立ST概P文件钉。Me风gaW爬iza塞rd纷Plu障g-I霸nM陡ana歌ger陪生成一蓬个可以苍在设计树中实例弟化的H椅DL文挣件。Sig翼nal随Tap姑Ⅱ逻辑铲分析仪芬的使用1．Si姥gnal傻TapⅡ晶逻辑分析倒仪的HD盯L描述的宾建立在Qua暂rtus浊Ⅱ软件中财，我们通绣过执行S裳igna劣lTap页Ⅱ兆函数倍(Meg仙afun盒ctio者n)可以谎很容易地息使用Me写gaWi董zard贤Plu牌g-In货Man淹ager后建立Si颜gnal廉TapⅡ咸逻辑分析垦仪。具体眉步骤如下辅：(1)知在Qu碌arg奸usⅡ纽奉软件中泥通过选寒择“T赞ool桨s”|剧“Me泥gaW务iza酸rd侵Plu黑g-I网nM蠢ana胜ger窄”命令撞，启动挖兆函数丛。(2)再胸在弹出的长“Meg粒aWiz以ard婆Plug捷-In凤Mana哀ger”虽对话框中盏选择“C轨reat细ea百new竹cust客omm数egaf泽unct扯ion拖vari菠atio鉴n”项。(3)顷然后单右击“N拍ext阁”按钮际。(4)在蹲弹出的对洒话框中选五择“Si尺gnal拼TapⅡ棉Logi田cAna扭lyze侧r”，并永且选择要牙输出的文协件类型(键AHDL蹦、VHD番L、Ve径rilo歇gHDL锁)，输入吨Sign今alTa竭pⅡ兆函史数名，如失图9所示乓。Sign斥alTa糟pⅡ逻辑巾分析仪的坦使用图9建瘦立Sig大nalT鼓apⅡ逻宗辑分析仪Sig惠nal处Tap返Ⅱ逻辑怖分析仪页的使用(5)再捡单击“N洒ext”辩按钮，进并入下一步塌。(6)在甲弹出的下禁一个对话锅框中，需探要指定逻递辑分析仪辉的采样深死度、存储健器类型、杨数据输入殖端口宽度民、触发输貌入端口宽湖度以及触侮发级数，晓如图10拒所示。图10末设置逻辑蝇分析仪参原数Sign载alTa烂pⅡ逻辑疑分析仪的颂使用(7)再祖单击“N策ext”常按钮，进喜入下一步候。(8)亲通过选动择Ba贫sic纲或Ad伐van吓ced雄，设置胁每一级旷触发选智项，如踏图11练所示。图11基设置衔每一段悠触发选擦项(9)电最后单晓击“F乱ini裤sh”泉按钮，梢完成建满立Si篮gna甲lTa设pⅡ逻意辑分析分仪的H挖DL描赠述过程舒。如果在赤第(8鞋)步中纠选择了权“Ad争van委ced猛”，将策弹出如貌图8所称示的高枝级触发垂条件编厨辑界面魔。2．Si赞gnal洪TapⅡ好兆函数端影口表3-喂3给出摧了Si日gna荒lTa池pⅡ兆趟函数端迁口的说诞明。表3-3暗Si德gnal愉TapⅡ束兆函数端枯口的说明Sig圣nal植Tap丸Ⅱ逻辑萌分析仪膝的使用Sig刚nal雕Tap钉Ⅱ逻辑决分析仪镇的使用3．在蓝设计文谢件中实标例化S每ign早alT纽奉apⅡ弓逻辑分佩析仪在实际工身程设计中睛实例化S遍igna帐lTap疯Ⅱ逻辑分畅析仪的过比程与实例雄化其他V蜻HDL或透Veri佣log障HDL兆乔函数相同询。在设计剂中实例化日Sign欢alTa步pⅡ文件野以后，是满为了在目律标FPG绿A器件中粮配置逻辑核分析仪，头必须重新筑编译Qu躁artu蚁sⅡ工程暗文件。Sign乌alTa吓pⅡ逻辑术分析仪的插使用3Si殃gnaI擦TapⅡ堤逻辑分析斯仪的器件宣编程在Qu祸art表usⅡ缝软件完网成Si肺gna瞒lTa惧pⅡ逻秧辑分析打仪并编坛译完成翼以后，进打开S颤TP文桨件，接正下来是吗完成S叼ign窄alT拐apⅡ仗逻辑分周析仪器密件编程蒸。具体属步骤如桐下：(1)仁在ST躲P文件袜中，在度JTA尸GC路hai亲n设置眼部分选夺择Si针gna赛lTa毙pⅡ逻注辑分析惭仪的S双RAM矩对象文搭件(．汇sof属)。(2)晌再单击胁“Sc忍an师Cha泼in”欣按钮，山检测器女件。(3)在榆Devi衰ce列表药中选择目嚼标器件。(4)单谅击“Pr晒ogra供mDev烈ice”现图标进行决器件编程融下载，如有图12所与示。Sign义alTa榆pⅡ逻辑劝分析仪的炼使用图12S要igna妈lTap菊Ⅱ逻辑分岛析仪编程Sig偷nal般Tap约Ⅱ逻辑狼分析仪炎的使用4查看S焰igna两lTaP喊Ⅱ采样数液据在Sig归nalT滑apⅡ窗敬口中，选眯择Run且Ana口lysi制s或Au落toRu单nAn瓜alys哈is，启室动Sig寒nalT医apⅡ逻馅辑分析仪侧。当设置捎的触发条宣件满足时维，Sig狸nalT嗽apⅡ逻兔辑分析仪虫开始捕获弓数据。在Qua渡rtus肚Ⅱ软件的游Sign遵alTa样pⅡ工具聋条上有四堆个执行逻冬辑分析仪惯选项，如瓜图12左闭上角所示寒。Sig