第三章数字电路

第三章数字电路第1页，共79页，2023年，2月20日，星期三正逻辑：高电平表示1，低电平表示0

负逻辑：高电平表示0，低电平表示1

高/低电平都有一个允许的范围第2页，共79页，2023年，2月20日，星期三门电路分类：分立元件门电路集成门电路分立元件门电路介绍二极管与门、或门集成门电路介绍应用最为广泛的CMOS门电路和TTL门电路双极型三极管组成TTL门电路，功耗大制作中，小规模集成电路（MSI,SSI）单极型三极管（互补MOS管）组成CMOS门电路，低功耗大规模集成电路（LSI）第3页，共79页，2023年，2月20日，星期三3.2半导体二极管门电路

半导体二极管的结构和外特性

（Diode）二极管的结构：

PN结+引线+封装构成(P)(N)D第4页，共79页，2023年，2月20日，星期三二极管的开关等效电路：3.2.1二极管的开关特性：RL较小第5页，共79页，2023年，2月20日，星期三二极管的开关等效电路：理想二极管第6页，共79页，2023年，2月20日，星期三3.2.2二极管与门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VON=0.7VABY0V0V0V3V3V0V3V3VABY000010100111规定3V以上为10.7V以下为0（正逻辑）0.7V0.7V0.7V3.7V第7页，共79页，2023年，2月20日，星期三3.2.3二极管或门设加到A,B的VIH=3VVIL=0V二极管导通时VON=0.7VABY0V0V0V3V3V0V3V3VABY000011101111规定2.3V以上为10V以下为00V2.3V2.3V2.3V第8页，共79页，2023年，2月20日，星期三二极管构成的门电路的缺点电平有偏移带负载能力差只用于IC内部电路，不直接带负载第9页，共79页，2023年，2月20日，星期三3.3CMOS门电路

3.3.1MOS管的开关特性一、MOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底第10页，共79页，2023年，2月20日，星期三以N沟道增强型为例：第11页，共79页，2023年，2月20日，星期三以N沟道增强型为例：当加+VDS时，VGS=0时，D-S间是两个背向PN结串联，iD=0开启电压加上+VGS，且足够大至VGS>VGS(th),D-S间形成导电沟道（N型层）第12页，共79页，2023年，2月20日，星期三对于N沟道增强型:第13页，共79页，2023年，2月20日，星期三二、输入特性和输出特性输入特性：直流电流为0，没有输入特性。看进去有一个输入电容CI，对动态有影响。输出特性：

iD=f(VDS)对应不同的VGS下得一族曲线。第14页，共79页，2023年，2月20日，星期三漏极特性曲线（分三个区域）截止区恒流区可变电阻区第15页，共79页，2023年，2月20日，星期三漏极特性曲线（分三个区域）截止区：VGS<VGS(th)，iD=0,ROFF>109Ω第16页，共79页，2023年，2月20日，星期三漏极特性曲线（分三个区域） 可变电阻区：当VDS较低（近似为0），VGS一定时，这个电阻受VGS控制、可变。第17页，共79页，2023年，2月20日，星期三截止区和可变电阻区可作开关状态用，这和三极管截止饱和是一样的。第18页，共79页，2023年，2月20日，星期三漏极特性曲线（分三个区域）恒流区：iD基本上由VGS决定，与VDS关系不大第19页，共79页，2023年，2月20日，星期三三、MOS管的基本开关电路第20页，共79页，2023年，2月20日，星期三四、等效电路OFF，截止状态

ON，导通状态第21页，共79页，2023年，2月20日，星期三五、MOS管的四种类型1、N沟道增强型导电沟道是N型，所以衬底是P型。第22页，共79页，2023年，2月20日，星期三2、N沟道耗尽型五、MOS管的四种类型导电沟道是N型。第23页，共79页，2023年，2月20日，星期三3、P沟道增强型五、MOS管的四种类型第24页，共79页，2023年，2月20日，星期三4、P沟道耗尽型五、MOS管的四种类型第25页，共79页，2023年，2月20日，星期三第26页，共79页，2023年，2月20日，星期三3.3.2CMOS反相器的电路结构和工作原理一、电路结构DDSS第27页，共79页，2023年，2月20日，星期三DDSS第28页，共79页，2023年，2月20日，星期三反相器结构简单，利用NMOS与PMOS导电的互补性，叫互补对称式MOS电路，称CMOS电路。CMOS电路优点：静态时，流过T1T2的静态电流很小，始终有一个截止功耗为0；输出的高电平基本上是VDD，电源利用率高。第29页，共79页，2023年，2月20日，星期三二、电压、电流传输特性DDSS第30页，共79页，2023年，2月20日，星期三二、电压、电流传输特性DDSS第31页，共79页，2023年，2月20日，星期三二、电压、电流传输特性DDSS第32页，共79页，2023年，2月20日，星期三二、电压、电流传输特性连起来：DDSS第33页，共79页，2023年，2月20日，星期三三、输入噪声容限结论：可以通过提高VDD来提高噪声容限第34页，共79页，2023年，2月20日，星期三电流传输特性DDSS第35页，共79页，2023年，2月20日，星期三3.3.3CMOS反相器的静态输入和输出特性一、输入特性第36页，共79页，2023年，2月20日，星期三二、输出特性第37页，共79页，2023年，2月20日，星期三二、输出特性第38页，共79页，2023年，2月20日，星期三第39页，共79页，2023年，2月20日，星期三3.3.4CMOS反相器的动态特性一、传输延迟时间第40页，共79页，2023年，2月20日，星期三二、交流噪声容限（自学）三、动态功耗第41页，共79页，2023年，2月20日，星期三三、动态功耗

第42页，共79页，2023年，2月20日，星期三3.3.5其他类型的CMOS门电路一、其他逻辑功能的门电路1.与非门两个PMOS并联，两个NMOS串联第43页，共79页，2023年，2月20日，星期三2.或非门一、其他逻辑功能的门电路第44页，共79页，2023年，2月20日，星期三二、漏极开路的门电路（OD门）

菱形表示OD门(a)结构符号第45页，共79页，2023年，2月20日，星期三菱形表示OD门第46页，共79页，2023年，2月20日，星期三三、CMOS传输门及双向模拟开关1.传输门并联，工作状态受C、C控制。TP的B接高电平TN的B接低电平假如uo加电阻接地TPTNSDDS第47页，共79页，2023年，2月20日，星期三2.双向模拟开关第48页，共79页，2023年，2月20日，星期三四、三态输出门三角形表示三态门第49页，共79页，2023年，2月20日，星期三三态门的用途第50页，共79页，2023年，2月20日，星期三3.5TTL门电路

3.5.1半导体三极管的开关特性一、双极型三极管的结构管芯+三个引出电极+外壳第51页，共79页，2023年，2月20日，星期三二、三极管的输入特性和输出特性

三极管的输入特性曲线（NPN）与二极管正向特性相似。

第52页，共79页，2023年，2月20日，星期三特性曲线分三个部分放大区：特点VBE=0.7V,VCE>0.7V,IB>0,IC=βIB。饱和区：特点VBE=0.7V,IB>0。IB增加，IC不再增加，VCE0。截止区：特点VBE0V,IB=0,IC=0,c—e间“断开”。三极管的输出特性第53页，共79页，2023年，2月20日，星期三三、双极型三极管的基本开关电路只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL第54页，共79页，2023年，2月20日，星期三四、三极管的开关等效电路截止状态饱和导通状态CE之间是断开的开关CE之间近似是闭合的开关第55页，共79页，2023年，2月20日，星期三六、三极管反相器三极管的基本开关电路就是反相器 实际应用中，为保证 VI=VIL时T可靠截止，常在 输入接入负压。

参数合理？VI=VIL时，T截止，VO=VOHVI=VIH时，T饱和，VO=VOL五、动态开关特性（自学）第56页，共79页，2023年，2月20日，星期三例3.5.1：计算参数设计是否合理5V-8V3.3KΩ10KΩ1KΩβ=20VCE(sat)=0.1VVIH=5VVIL=0V第57页，共79页，2023年，2月20日，星期三例3.5.1：计算参数设计是否合理将基极外接电路化为等效的VB与RB电路第58页，共79页，2023年，2月20日，星期三当当又因此，参数设计合理第59页，共79页，2023年，2月20日，星期三3.5.2TTL反相器的电路结构和工作原理一、电路结构设

第60页，共79页，2023年，2月20日，星期三二、电压传输特性第61页，共79页，2023年，2月20日，星期三二、电压传输特性第62页，共79页，2023年，2月20日，星期三二、电压传输特性第63页，共79页，2023年，2月20日，星期三需要说明的几个问题：

第64页，共79页，2023年，2月20日，星期三三、输入噪声容限第65页，共79页，2023年，2月20日，星期三3.5.3TTL反相器的静态输入特性和输出特性

例：扇出系数（Fan-out），试计算门G1能驱动多少个同样的门电路负载。第66页，共79页，2023年，2月20日，星期三输入第67页，共79页，2023年，2月20日，星期三输出第68页，共79页，2023年，2月20日，星期三3.5.4TTL反相器的动态特性一、传输延迟时间1、现象第69页，共79页，2023年，2月20日，星期三3.5.5其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门第70页，共79页，2023年，2月20日，星期三2.或非门第71页，共79页，2023年，2月20日，星期三二、集电极开路的门电路1、推拉式输出电路结构的局限性①输出电平不可调②负载能力不强，尤其是高电平输出③输出端不能并联使用

OC门第72页，共79页，2023年，2月20日，星期三2、OC门的结构特点第73页，共7