注册电气工程师基础考试精讲六

1.数字电路基础知识1.1掌握数字电路的基本概念1.2掌握数制和码制1.3掌握半导体器件的开关特性1.4掌握三种基本逻辑关系及其表达方式2集成逻辑门电路2.1掌握TTL集成逻辑门电路的组成和特性2.2掌握MOS集成逻辑门电路的组成和特性3数字基础及逻辑函数化简3.1掌握逻辑代数基本运算关系3.2了解逻辑代数的基本公式和定理3.3了解逻辑函数的建立和四种表达方法及其相互转换3.4了解逻辑函数的最小项和最大项及标准与或式3.5了解逻辑函数的代数化简方法3.6了解逻辑函数的卡诺图画法、填写及化简方法4集成组合逻辑函数电路4.1掌握组合逻辑电路输入输出的特点4.2了解组合逻辑电路的分析、设计方法及步骤4.3掌握编码器、译码器、数选器、显示器、存储器、可编程逻辑阵列的原理和应用5触发器5.1了解RS、JK、D、T触发器的逻辑功能、电路结构及工作原理5.2了解RS、D、JK、T触发器的触发方式、状态转换图（时序图）5.3了解各种触发器逻辑功能的转换5.4了解CMOS触发器结构和工作原理6时序逻辑电路6.1掌握时序逻辑电路的特点及组成6.2了解时序逻辑电路的分析步骤和方法，计数器的状态转换表、状态转换图和时序图的画法；触发器方式不同时对不同功能计数器的应用连接6.3掌握计数器的基本概念、功能及分类6时序逻辑电路6..4了解二进制计数器（同步和异步）逻辑电路的分析6.5了解寄存器和移位寄存器的结构、功能和简单应用6.6了解计数型和移位寄存器型顺序脉冲发生器的结构、功能和分析应用7脉冲波形的产生7.1了解TTL与非门多谐振荡器、单稳态触发器、施密特触发器的结构、工作原理、参数计算和应用7.2555定时器结构、原理和应用8数模和模数转换8.1了解逐次逼近和双积分模数转换工作原理；R-2R网络数模转换工作原理；模数和数模转换器的应用场合8.2掌握典型集成数模和模数转换器的结构8.3了解采样工作原理

数制与编码

数制:二进制数B,八进制数O和十六进制数H一位八进制数与三位二进制数,一位十六进制数与四位二进制数一一对应数制间转换编码:BCD码有8421BCD码,2421BCD码和余3码等不同BCD码与十进制数关系非BCD码有格雷码等返回不同BCD码与十进制数对应关系几种常用BCD码

表1-2几种常用BCD码十进制数8421码2421码余3码余3循环码5211码000000000001100100000100010001010001100001200100010010101110100300110011011001010101401000100011101000111501011011100011001000601101100100111011001701111101101011111100810001110101111101101910011111110010101111

返回编码返回数字基础半导体开关特性数字电路中半导体器件都作为开关应用,分析电路时用开关状态替代有二极管、三极管和MOS管开关从关断到导通所需时间称为导通时间ton从导通到关断所需时间称为关断时间toffvItOOtiDVF-VRIF-IRtontoffVCCRCRBiBiCvI++--vOTiCICSvIOOVIHVILtttontoffiD+-vIRD返回二极管开关特性ton加正向电压到电流上升到0.9IFtoff加反向电压到电流回到反向饱和电流开关时间=ton+toff主要是toff(ns)vItOOtiDVF-VRIF-IRtontoff+-vIRD返回三极管开关特性Vbe小于等于零时T–offIb大于等于IbS时T–onTon:VI由VIL变为VIH,IC上升到0.9ICSToff:VI由VIH变为VIL,IC下降到0.1ICSVCCRCRBiBiCvI++--vOTiCICSvIOOVIHVILtttontoff返回开关特性三种基本逻辑关系(与、或、非)“与”逻辑L=A·B·C=ABC见0为0,全1为1ABCL00000010010001101000101011001111&ABCL～ABCL返回或逻辑关系“或”逻辑L=A+B+C见1为1,全0为0ABCL00000011010101111001101111011111返回基本逻辑关系～ABCL≥1ABCL非逻辑关系“非”逻辑输入输出互补返回基本逻辑关系AL01101AL～A“0”L“1”TTL集成逻辑门电路的组成和特性T1多发射极输入级输出级不同形式(OC,TS)特性参数各种逻辑功能门ABCT1T2T3T4R1R2R3R4DVCC（+5V）L输入级中间级输出级返回&ABCL与非门功能及表达式与非门功能及表达式见0为1,全1为0&ABCL=ABCABCL00010011010101111001101111011110返回TTL集成门集电极开路(OC)门OC门输出通过上拉电阻RL接电源以实现逻辑电平的转换线与功能返回TTL集成门ABCT1T2T3R1R2R3VCC（+5V）L输入级中间级输出级&ABCL三态岔(TS假)门多个门共出享输出数峰据总线使能端重EN(涝ena滴ble脱)有除效时实糊现规定问功能,葵无效时束输出高诊阻抗(豆Z)ABENLVCCT1T2T3T4T5D&ENABENLENABL00010011010101101╳z返回&ENABENLTTL集述成门电路轮参数电压传输特悔性（高、表低电秩平等）输入特性负载特性动态特性&vIvO悬空或接VCCvI/VvO/VOVOHVSHVSLVOFFVONVOLVSHVSLVNHVNL逻辑“1”逻辑“0”返回TTL集枕成门电路昏传输特性电压传彩输特性花：输出高彩电平VOH输出低公电平VOL标准高中电平VSH标准低速电平VSL开门电客平VON关门电曲平VOFF抗干扰能旋力（VNL和VNH）&vIvO悬空或接VCCvI/VvO/VOVOHVSHVSLVOFFVONVOLVSHVSLVNHVNL逻辑“1”逻辑“0”返回TTL集拨成门电路孤输入特性电压传输驾特性：高电平输崭入电流IIH低电平衫输入电养流VIL短路输入猎电流VIS注意：晨正方向&vIvO悬空或接VCC返回iI/mAvI/VIIH-IISO1.4TTL阳集成门界电路负著载特性负载特性抵：高电平负宏载特性低电平势负载特案性&vIvO悬空或接VCC返回VSHvO/VIOHmaxO-iO/mAVOHiO/mAvO/VIOLmaxVSLOTTL集仗成门电路烦动态特性tPHL表示输出痰电压由高拦变低，输召出脉冲的限延迟时间宾；tPLH表示输省出电压支由低变伍高，输臣出脉冲握的延迟栽时间。柜这两个垮延迟时调间的平纪均值称法为平均卖传输延补迟时间询tpd毅（=（妇tPHL+tPHL）/2）览，TTL祖门电路的美平均传输乌延迟时间游tpd一题般在20冰nS左右渴，即门电粪路的最高浮工作频率fmax在瓦20～3乐0MHz凑。&vIvO悬空或接VCC返回VIHVILVOLVOHtPHLtPLH50%50%50%50%各种逻礼辑功能净门与、或、段非与非、或印非与或非异或≥1ABL=A+BABL001010100110或非逻辑见1为0，全0为1返回与或非门与或非逻江辑AB或才CD中磁至少有圣一组全卧为1输拍出为0ABCDL11XX0XX1100X0X1X00X1返回ABCDL=AB+CD≥1&异或门异或逻线辑相同为0相异为1ABL000011101110返回=1ABL=A⊕BCMO巡寿S集成暮门电路相的组成仗和特性工作管悠为NM展OS管梨,负载右管为P腊MOS然管NMO挎S和P征MOS尤管工作贱状态互快补传输特生性各种逻从辑功能门返回TPsdTNgsA（vI）L（vO）VDDCMO类S集成集门电路藏传输特懂性vO/VvI/VVOL≈0VVOH≈VDDVTNVDD-∣VTP∣VthOABCDEF返回CMOS陕传输门除前述值外CM郑OS特穿有门可传送裕模拟信规号可双向传该输信号TPTNVI/VOVDDCVEECVO/VITGVO/VIVI/VOCCSWVI/VOVO/VITGVO/VIVI/VOC1返回逻辑代虹数基本饿运算关瘦系三种逻验辑代数煤基本运歉算：与骂运算、皱或运算汉、非运境算（和杨门电路廊对应）逻辑函数你是由基本冈逻辑运算额构成的逻超辑（代数绍）关系，个与逻辑变舱量一样只扮有０和１跳二值返回基本公式斑和定理0-1律：A+0蛇=A,A·0=0,妈A+1=奏1,A·1=A同一律：A·A=A，A·A=A互补律：非非律：反演律（始摩根定律岁）交换律悠、结合邀律、分君配律返回逻辑函运数的四餐种表达筐方法真值表：是将一绑个逻辑抬电路输皮入变量嗽的所有砌各种取淹值和其这对应的商输出值任用列表恩的方式插来表示名，是直数观地描肿述逻辑牛变量之近间的逻侵辑关系避的有效愈方法逻辑表批达式：由逻辑场变量和库基本逻同辑运算租符所组稀成的表虎达式。辱逻辑式计有多种掠表示形秤式：与际-或式榴、或-京与式、章与非-购与非式汉、或非程-或非箩式和与治或非式逻辑图：用逻辑剩符号及追其相互呈连线来哭表示一默定逻辑包关系的验电路图卡诺图母：卡诺图月是真值执表的图碗形化表手示方式败。它是觉将输入夹变量分推成两组观而构成柿的平面可图表，驱共有2n个小方京格，每肌一个小宗方格都队与一个宽最小项蜡相对应摊，各小射方格之疾间按邻弟接原则剥布列四种表达革方法之间可以互相转换，知道糊其中的雷一个就热可以推蛇出另外析三个返回最小项渔和最大遥项及标举准与或拍式最小项：每个变量锋或以原变钱量或以反莫变量的形卷式出现，猜且仅出现脚一次的乘邀积项，记牺为mi。原变量扣用“1恢”代替合，反变字量用“大0”代钢替，这叛个二进胳制代码单所对应零的十进称制数码驼就是最耐小项的启下标i最大项歌：每个变量驾或以原变厨量或以反滑变量的形检式出现，恳且仅出现支一次的或项冶，记为Mi。下标锈i是或迈项中原酬变量为术０，反罢变量为嫩１对应纺的二进捆制数标准与袖或式：最小项标亚准与或表蛇达式返回代数化简苗方法代数化简组方法是利用站基本公绍式、定诊律、规念则简化观逻辑表啦达式最简与或直式是乘积真项最少凉、乘积居项变量紧因子最杂少的与隙或式合并法鄙：利用辱公式吸收法纹：利用宝公式消去法：伤利用公式配项法休：将逻疑辑函数锡乘以1返回卡诺图画薯法卡诺图画君法2n个方格按归邻接关系库排列，相兰邻两个方体格的变量株取值只有侮一个不同博，即任何算两个相邻垦的最小项愤中只有一阵个变量是查互补的，后其余变量半都是相同功的。循环邻槽接特性卡诺图中演变量取值箭只有一个墨不同的两拣方格是相土邻的方格芽，可简单闲描述为卡凶诺图的“违上（边）疯下（边）撤相邻；左胶（边）右享（边）相冰邻”AB01100123ABABABABABABC0100011011m0m1m3m2m4m5m7m6ABABCCABCABCABCABCABCABCABCABCD00000111100111100123457689101112131415ACABCDBDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD返回逻辑函数马卡诺图表迹示逻辑函谁数真值睁表→卡斗诺图在那些使塌F=1的商输入组合段所对应的牵小方格中和填“1”盖，其余的燥填“0”油。例1逻辑函数查标准式→旷卡诺图对于标准雄式中出现吗了的最小泡项（或最点大项），狗在所对应绳的小方格影中填“1”（或“0”），糊其余填境“0”（或“1”）。例2返回已知真倍值表画壶卡诺图表决逻我辑（3近变量）梢多数个紧1为1ABC000001010011100101110111F00010111ABC0100011011m0m1m3m2m4m5m7m6m3m5m6m7ABC0100011011001

0

0

11

1

F返回已知函虽数表达赚式画卡经诺图表达式规→与或偿式→最丽小项表匠达式→股卡诺图ABC0100011011001

0

0

11

1

F返回卡诺图化刊简法卡诺图症化简依鼠据2n个两两苦相邻的敞最小项诸合并可捞消去乘天积项中耍n个变链量取值毅变化的暴变量，毙所谓两灾两相邻装是指2n个方格排警成一个矩刊形，既画融一个矩形拐包围圈（傅正则圈）谣。非正则娇包围圈中烟2n个方格变鱼量变化的浓数目将超茅过n个。卡诺图扮化简原浸则合并最小滚项。对卡渐诺图上相欺邻的“1访”方格画龄包围圈，衫并注意以赞下要点：a.包围圈中腥的“1”袖的个数必酷须为2n个。画尽可能塔大的包围滤圈（以便消震去更多的苏变量因子逮。某些“核1”方格张可被重复驰圈）。画尽可能煌少的包围环圈（以便使款与-或表倡达式中的滋乘积项最拣少，只需淹画必要的但圈，若某陆个包围圈旬中所有的扔“1”均钱被别的包买围圈圈过愿，则这个砖包围圈是陵多余的）夕。不能漏凑圈任何一瓶个“1”云。若某个占“1”没记有与其他怪“1”相圆邻，则单葡独圈出。b.写出每个慨包围圈所脑对应与项搏的表达式肯（变量发用生变化的摆自动消失叉，变量无先变化的保庸留，见“培0”用反漂变量，见灿“1”用求原变量）而。c.将无关项按最简奋原则处汁理，并摇将所有俘包围圈结所对应胃的乘积葵项相或蹄就得到最简与-或表达赔式。例一例二返回例三无关项和致与非式逻辑函头数化简写例一L1AC0011001111111001BDL1AC0011001111111001BD返回逻辑函乎数化简绑例二返回L1101000111100110124DACBL1101000111100110124DACB逻辑函数尿化简例三LABCD000111100001111011×1×××010101××1返回组合逻令辑电路怨输入输誓出的特妹点组合逻雕辑电路垃是一种挠用逻辑寻门电路价组成的民，并且冬输出与奸输入之季间不存闹在反馈站电路和莲不含有陵记忆延少迟单元忆的逻辑走电路Yj(t)消=fj(X0(t),贫X1(t),活…,Xi(t)祥,…,驶Xm-1(t)勇)或简写爷为Yj=Fj(X0,X1,…,叨Xi,…,Xm-1）组合逻穷辑电路攻当时的怕输出仅爪取决于访当时的齿输入组合电路X0XiXm-1Y0YjYn-1返回组合逻拴辑电路眨一般分嗓析法逻辑图→逻辑功能步骤：按受逻辑图逐丙级写出输穗出函数→代数展湾开→真值隔表→逻辑放功能&&&&ABFG1G2G3G4返回组合逻糟辑电路浑一般设三计法逻辑功能→逻辑图组合逻辑佳电路设计脑的一般步逃骤如下：1）根指据逻辑责要求,纲确定输率入（变况量）输怎出（函庙数）的景个数，暑变量以税及函数监的逻辑思值，列荒出组合孔电路的完真值表踏。2）寸根据所刷得组合席电路的低真值表眉，化简民得逻辑辱函数的摇最简与塞或表达墙式。3锋）根据抗所用门价电路类门型，将运最简与巨或式转在换成与烟门电路典类型相侮对应的泄表达式孟。4）驾根据所惨得逻辑器函数表曾达式，唯画逻辑鸣（原理界）图。例:与非门去实现异铃或例:一位数值上比较器返回与非门实详现异或逻宴辑&&&FABAB&&&&&FAB返回一位数值特比较器设计一组每合逻辑电敞路比较一奇位二进制核数值，对竟不同比较袋结果，用跪相应输出馋来指示根据功能站得真值表栽,逻辑函星数和逻辑丽图FA＞BFA=BFA＜BABFA＞B

FA=B

FA＜B

0001001001101001101011&&≥1FA＞BFA=BFA＜BAB返回编码器实现对森输入信默号在输翠出端给级定二进矮制代码有10掀线→4胳线,耽8线→归3线,隔16寻线→4田线等8线→3事线编码器莫功能(7委4148门)EiI7I6I5I4I3I2I1I0Y2Y1Y0

GS

EO1XXXXXXXX11111011111111111100111111101110101111110111101011111011111010111101111110101110111111101011011111111010101111111110100111111111101Y0I2I0I1I3I4I5I6I7EIY1Y2GSEO返回译码器实现对给促定二进制虹代码输入产在相应输锈出端有输责出(信号沙),有4迷线→10字线,3夸线→8线姻,4线召→16线慰等3线→8摩线译码器育功能(7倾4138羡)(应用)A0A1A2Y1Y0Y2Y3Y4Y5Y6Y7EN1EN2AEN2BBIN/OCT00121234567EN&12345679101112131415EN1EN2AEN2BA2A1A0Y7Y7Y7Y7Y7Y7Y7Y7Y70XXXXX11111111X1XXXX11111111XX1XXX111111111000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111返回译码器应略用实现逻辑其函数(组击合电路)实现数酒据分配盖功能A2A1A0EN1EN2AEN2B1D000Y0Y1Y2Y3Y4Y5Y6Y71111111D74138集成译妇码器一垄般是输杠出低电透平有效考，所以吉，输出醉又可以衰写成A2A1A0EN1EN2AEN2BY0Y774138Y1Y2Y3Y4Y5Y61ABCI&&SCO译码器波实现全静加器返回数据选株择器数据选精择器能球按输入葛二进制店(地址头)码有范选择地牵将相应沙输入端睬数据送踩到输出央端(7替415迈1应用)ENA2A1A0Y0XXX01000D01001D11010D21011D31100D41101D51110D61111D7A0A1A2D0D1D2D3D4D5D6D7YYENMUXEN012G07023456779101143211514131256返回数据选择砖器应用数据选旋择器输耗出给定逻体辑函数选定Di可得Y=绪LA2A1A0A

B

C

D0D1D2D3D4D5D6D7ENY01L=A⊕B⊕CD1=D2=D4=D7=1D0=D3=D5=D6=0条件下返回741稻51实叉现三变捞量异或7段显堪示器和搬译码驱记动7段显示掠器译码驱土动器abcdefgabg公共电极abg公共电极高电平去驱动共透阴数码管管低电平饭驱动共公阳数码厕管LED史和LC辩D数码碎管静态显旦示和动务态显示返回LTRBIDCBARBOYaYbYcYdYeYf

Yg

输入输出BI/显示字符11000011

1

1

1

1

1

0

1X000110

1

1

0

0

0

0

1X001011

1

0

1

1

0

1

1X001111

1

1

1

0

0

1

1X010010

1

1

0

0

1

1

1X010111

0

1

1

0

1

1

1X011010

0

1

1

1

1

1

1X011111

1

1

0

0

0

0

1X100011

1

1

1

1

1

1

1X100111

1

1

0

0

1

1

1X101010

0

0

1

1

0

1

1X101110

0

1

1

0

0

1

1X110010

1

1

0

0

1

1

1X110111

0

0

1

0

1

1

1X111010

0

0

1

1

1

1

1X111110

1

1

0

0

0

0

X

X

X

X

X

X00

0

0

0

0

0

0

10000000

0

0

0

0

0

0

0X

X

X

X

X11

1

1

1

1

1

1

7段显示译码器7448真值表返回744聚8真值养表存储单约元和存喇储矩阵RAM恶(SR握AM,暑DRA卵M)ROM(叙PROM臣,EPR济OM,E卖EPRO嘴M)存储矩阵位线B行选择线XiVDDVDDT3T4T1T2T6T5T8T7Yj列选择线DD数据线存储矩阵地址译码器地址输入控制信号输入输入/输出控制电路数据输入/输出返回存储矩阵256×4存储矩阵X31A4A3A2A1A0Y7Y0Y1X0X1X31列地址译码器行地址译码器A7A6A5返回可编程冈逻辑阵芝列的原睬理和应纯用PAL可葬编程与阵却列和固定衡或阵列PLA可编程与盈和或阵列GAL壳可编程奸与阵列妇和输出俱逻辑宏这单元PRO包M全地址贸可编程冈或阵列与门阵列或门阵列输入ABYZ输出或阵列（固定）A3A2A1A0输入项与阵列（可编程）O3O2O1O0输出返回可编程逻暑辑阵列P问LA可编程与阵列可编程或阵列ABCA3A2A1A0乘积项O3O2O1O0L3L2L1L0A3A2A1A0可编程田逻辑阵泳列PLA的与门阵铜列和或门煮阵列都是弓可编程的候，使用更竭灵活返回PRO殊M用于狐可编程文阵列P鲁LD可编程的论只读存储尿器实质上脊可以认为哄是一个可炸编程逻辑扰器件，它踏包含一个机固定连接绒的与门阵诸列（即全抛译码的地羊址译码器储）和一个比可编程的谁或门阵列O3O2O1O0输出（数据线）与阵列（固定）A3A2A1A0输入项（地址线）或阵列（可编程）O3O2O1O0A3A2A1A0全地址译码器返回应用一PRO庙M编程后酷用作显迫示译码政器00101101101gaDCBAAPROMA3A2A1A0CSOED7D1D6D5D4D3D2DCBAA3A2A1A0abcdefgD0D1D2D3D4D5D6D7DCBAA3A2A1A0abcdefgD0D1D2D3D4D5D6D70000X11111101000X11111110001X01100001001X11101110010X11011011010X00000000011X11110011011X00000000100X01100111100X00000000101X10110111101X00000000110X10111111110X00000000111X11100001111X0000000返回RS触发软器触发器府稳定状惰态基本R下S、同步RS、主从R渡S触发器特征方仔程：Qn+1=S+QnSR=组0累(约束条浴件)&&QQSDRDG1G2SDRDQQRSRSQ00不定01010111保持返回同步RS蓬触发器特征方程朋：Qn+1=S+QnSR=0娘(约束条犯件)RSQ00保持011置位100复位11保持不定

QRDSD&&&&QRSCPG4G2G3G1CSRSDRDQQCPSDRDCP=1柔时RSQn

Qn+1

000000110101011110001010110不定111不定返回主从R害S触发唇器直接置位唱复位端不扫受时钟控混制(低电毯平有效)1S、药1R受稀C1控捡制。C稠P=1青主FF颜存储R辫S输入龙，从F欣F关闭饱，Q不帐变；C隶P=0瘦主FF签关闭输干出由C乓P变0胳前RS壤决定，烛从FF中状态不舌变。触刮发器状肯态只能愁在CP枪下跳时忠变化，裕下跳前遵RS决且定下跳椅后Q。CP主触发器C11S1RS

R

Q’Q’SDRDC11S1RS

R

QQS

R

1从触发器C11S1RSRQQCP01SR=10SR=01SR=×0SR=0×返回主从和负损边沿JK丛触发器CP主触发器C11S1RS

R

Q’Q’SDRDC11S1RS

R

QQS

R

1从触发器JK&&C11J1KSRQQCPC11J1KSRQQCP01JK=1×JK=×1JK=×0JK=0×JkQn

Qn+1

00000011010001101001101111011110JKQn+100Qn

01010111Qn返回D和T触陕发器D延迟触挠发器：Qn+1=DT计数型末触发器：C11DSRQQ01D=1

D=0D=1D=0C11TSRQQ01T=1

T=1T=0T=0DQn+10011TQn+10Qn1Qn返回CMO喇S触发须器CMOS雹触发器一迫般是主从透结构，由棕门电路和震传输门组菠成，如D送-FFTGTGTGTG1111DCPCPCPCPCPCPCPCPQQ返回触发器俯功能转巡寿换JK→D、TD→毯JK、T转换后佩类型不壤变，主从型仍汗然是主从正型，边沿联型仍然是佣边沿型C11J1KSRQQCPTC11DSRQQT=1CPC11J1KSRQQCP1DC11DSRQQJCPK≥1&返回触发器时既序图RS触发器JK触发器D触发器SD(SD)RD(RD)Q1Q1Q2Q2SDRDQ2Q2RSSDRDQ1Q1RS返回JK触发庄器时序图CPJKQ主从Q负边沿t0t1t2t3t4t5t6t7t8t9t10t11t12C11J1KSRQQCPC11J1KSRQQCP返回D触发器辣时序图FF1DC11DQ1CPCPC11DQ2DFF2C11DQ3DCPFF3CPDQ1(TTL)Q1(CMOS)Q2Q3返回RS触发田器时序图S1S1SSR1R1RR1D1C1C1CQ4Q3Q2Q1CPSRFF1FF2FF3FF4CPSRQ1Q2Q3Q4返回时序逻恢辑电路乞的特点细及组成时序逻俊辑电路结是这样贡一种逻分辑电路乱，他在能任何时瞎刻的稳不定输出挠不仅取失决于该党时刻电绞路的输缠入，而着且还取亮决于电崖路过去庙的输入衰所确定匙的电路行状态，龙即与输士入的历忆史过程灭有关组合逻辑电路存储单元QPZX返回时序逻辑演电路一般枪分析方法一般分析忽步骤如下勉：（1）仰根据给门定时序嘴逻辑图昂写出各池触发器忽的时钟耐方程和池激励方跨程。值（川2）将代激励方艰程代入债各触发拜器的特南征方程携得触发刮器次态果方程，条即时序胆电路的始状态方皆程（组搁）。筑（左3）根吨据状态看方程（她组）和驳时钟钟方程（梦组），木分析得渡出时序膜电路的籍状态（北转换）算表。海（工4）由右状态表贞可以画饺出状态腥（转换吵）图，总以及各驳触发器蓬输出端愁Q的时槽序波形搅。咱（5剪）根据份逻辑图步写出输麻出方程神，并由她此画出客输出逻孕辑波形曲图。返回异步计数器同步计数器异步时奏序逻辑纱电路1时钟方程诞：CP0=CP唉CP1=Q0CP2=CP激励方杨程：J0=Q2K0=1还J1=K1=1愚J2=Q１Q０K2=1状态方席程：&FF0FF1FF2Q0Q1Q21J1J1J1K1K1KRRRC1C1C1RDCPQ0↓CP↓CP↓(Q2Q1Q0)n(Q2Q1Q0)n+1000001001010010011011100100000101010110010111000下一页返回异步时虎序逻辑辱电路2状态(转抖换)图时序(云波形)危图能自启浙动的异楚步五进晕制加法撒(递增营)计数杰器111000001010101100011110返回CPQ0Q1Q2同步时序属逻辑电路裹(扭环计签数器)Q２ｎ＋１=Q１ｎQ1ｎ＋１=Q0ｎQ0ｎ＋１=Q2ｎC11DRC11DRC11DRFF0FF1FF2Q0Q1Q2CPLD000001011111110100010101(Q2Q1Q0)n(Q2Q1Q0)n+1000001001011010101011111100000101010110100111110CPQ0Q1Q2返回二进计转数器异步二针进计数捞器:以达触发器袭构成的仰一位2剂进计数唉器异步膏级联,如前级输最出作为伞后级时峰钟同步二进占计数器:音各级触发掘器接共同渡时钟,前兼级输出作角为后级T苏触发器控醒制信号递增计数院器和递减你计数器集成二枪进计数猛器C11TC11TQ1Q21CPFF1FF2C11TC11TQ1Q21CPFF1FF212位异步纤递增计数诊器2位同步具递增计数难器SQ2Q1012300011011返回寄存器和甘移位寄存菠器一位寄存衣器：基本杨RS触发况器可用于钱一位二进啄制数的寄隐存并行寄铃存：n蠢个一位而寄存器卡并行连璃接可存陪储n位娘并行二继进制数捷（并行闻数据）移位寄存器：n个叼寄存器串特行连接可啊存储n位拒串行二进犯制数（串但行数据）QQRS1&&DILDQ0Q0RS1&&D0Qn-1Qn-1RS1&&Dn-1LD返回移位寄准存器移位寄存验器除实现请串行数据参移位寄存豪外，还能耳实现串并骗行数据的达转换移位寄军存分左衰移和右假移C11DC11DQ0Q1DICPFF0FF1C11DC11DQ2Q3FF2FF3(I3I2I1I0)CPDIQ0Q1Q2Q31101返回多谐振旧荡器多谐振君荡器是炕一种无航稳态电竿路，电滨路在两劣暂稳态扇（0和帖1状态症）之间淋自动转用换，输歇出一定观频率的截矩形波电（含丰屈富谐波星）。C垃MOS眯多谐振栗荡器vIvO2vO1RC11G1G2VOHVOL+vIvO2vO1RC11G1G2VOLVOH+VthVDDVDD+△V+vIvO2-△V-tttPLtPH返回单稳态触航发器单稳态激触发器病只有一曲种稳定翠状态，厘另一状苗态为暂满稳态。崇单稳态炮电路经似触发进颠入暂稳吗态，经耳延迟环量节延时叹后回到踏稳态。贯单稳电觉路主要队用于脉质宽变换病。TT巷L与非门组惜成的单稳山电路vIttttTtWvO1vOvR恢复时间vγIISRVOH-VOL+IISRvO1vOvRCR&&G2G1vIVOHVOLVIHVOHV