2023年电大计算机组成原理考试过必备考点版含答案

班号

姓名

哈工大学年秋季学期

计算机组成原理试题

题号一二三四五六七八得分

得分

一、填空（12分）

1.某浮点数基值为2,阶符1位，阶码3位，数符1位，尾数7位，阶码

和尾数均用补码表达，尾数采用规格化形式，用十进制数写出它

所能表达的最大正数,非0最小正

注数,最大负

意数,最小负

行数o

为2.变址寻址和基址寻址的区别是:在基址寻址中，基址寄存器提

规供，指令提供；而在变址寻址中,

范变址寄存器提供，指令提供。

3.影响流水线性能的因素重要反映在和—

，___________两个方面O

遵4.设机器数字长为16位（含1位符号位）。若1次移位需10ns,一

守次加法需10ns,则补码除法需时间，补码BO

考OTH算法最多需要时间。

试5.CPU从主存取出一条指令并执行该指令的时间

叫,它通常包含若干

纪

个，而后者又包含若干

律

个。组成多级

.，时序系统。

二、名词解释（8分）

1.微程序控制

2.存储器带宽

3.RISC

4.中断隐指令及功能

第2页（共7页）

试题：8学号：。3g姓名

三、简答(18分)

1.完整的总线传输周期涉及哪几个阶段？简要叙述每个阶段的工作。

2.设主存容量为1MB,Cache容量为16KB，每字块有16个字，每字32位。

(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。

(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。

第2页(共7页)

试题：0000学号:。8。。姓名

3.某机有五个中断源，按中断响应的优先顺序由高到低为LO,L1,L2,L3,L4,

现规定优先顺序改为L3,L2,L4,L0,L1,写出各中断源的屏蔽字。

屏蔽字

中断源

01234

L0

L1

L2

L3

L4

4.某机主存容量为4Mxi6位,且存储字长等于指令字长，若该机的指令系统

具有120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址

万式。

(1)画出一地址指令格式并指出各字段的作用；

(2)该指令直接寻址的最大范围；

(3)一次间址的寻址范围；

(4)相对寻址的寻址范围。

第3页（共7页）

试题：学号：。姓名

四、（6分）

设阶码取3位，尾数取6位（均不涉及符号位），按浮点补码运算规则

Q11

计算g[25x—]4-[24X（--）]

1616

五、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备

为例）。（8分）

第4页(共7页)

试题:学号:。姓名

六、(10分)设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号,

用R/W作读写控制信号,现有下列存储芯片：

RAM：1KX8位、2KX4位、4KX8位

ROM：2KX8位、4K义8位

以及74138译码器和各种门电路(自定)，画出CPU与存储器连接图。规定：

(1)最大4K地址空间为系统程序区，与其相邻2K地址空间为用户

程序区。

(2)合理选用上述存储芯片，说明各选几片?写出每片存储芯片的地址范围。

(3)具体画出存储芯片的片选逻辑。

AiAoAiAo

PD/Progr----ROM

第5页（共7页）

试题:学号:。。姓名

第6页（共7页）

试题:。学号：。。姓名

七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时

栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段

和执行阶段所需的所有微操作命令及节拍安排。若采用微程序控制，则还需要增

长哪些微操作。（10分）

八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提

高整机速度的措施。（8分）

第7页（共7页）

计算机组成原理试题答案

一、填空（12分）

1.127；1/512;-1/512-1/32768；-128o

2.基地址；形式地址;基地址；形式地址。

3.访存冲突；相关问题。

4.300ns；310ns。

5.指令周期；机器周期；节拍。

二、名词解释（8分）

1.微程序控制

答:采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个

微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。

2.存储器带宽

答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表达。

3.RISC

答：RISC是精简指令系记录算机，通过有限的指令条数简化解决器设计、已达成提高系

统执行速度的目的。

4.中断隐指令及功能

答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完毕的

一条指令,其功能涉及保护程序断点、寻找中断服务程序的入口地址、关中断等功能。

三、简答（18分）

1.答：

总线在完毕一次传输周期时，可分为四个阶段：

•申请分派阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决

定下一传输周期的总线使用权授于某一申请者；

•寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）

的存储地址或设备地址及有关命令，启动参与本次传输的从模块；

­传数阶段：主模块和从模块进行数据互换，数据由源模块发出经数据总线流入目的

模块；

•结束阶段:主模块的有关信息均从系统总线上撤除，让出总线使用权。

2.答：

（1）若Cache采用直接相联映像：

字块中含64个字节，字块的位数为b=6。

Cache中具有256个字块，所以字块地址位数c=8。

主存容量为1M字节，总位数为20o

主存字块标记位数t=6。

(2)若Cache采用四路组相联映像，

字块中含64个字节，字块的位数为b=6。

每组具有四个字块，每组含256个字节。

Cache中具有64个字块，所以组地址位数q=6。

主存容量为1M字节，总位数为20。

主存字块标记位数t=8o

3.答：

设屏蔽位为“1”时表达相应的中断源被屏蔽，屏蔽字排列如下：

屏蔽字

中断源

01234

01000

0000

L0n

L1U

1100

L2

L31

1110

L4

1

11000

4.答：

(1)指令字长16位，操作码为7位，寻址特性位2位，地址码7位；

(2)-64-63；

(3)2|6;

(4)216.

四、(6分)

答：

被加数为0,101。；0100100,[*]补=00,101;00.100100

加数为0,100;1.010100,[y],b=00,100;11.010100

(1)对阶：

[△j]»=[jj卜-Lj/朴=00,101+11,1oo=00,001

即Aj=1,则y的尾数向右移一位，阶码相应加1,即

[yYn=00,101；11.101010

②求和

[Sx]；h+[Sy]；=[Sx4+[Sy]n

=00.100100+11.101010

=00.001110

即[x+y卜卜=00,101；00.001110

尾数出现“00.0”，需左规。

③规格化

左规后得[x+yh卜=00,011;00.111000

，[x+y]朴=00,111；00.111000

五、（8分）

答:DMA方式接口电路的基本组成框图如下：

中Pn

断

据

战

地

H«址线

HLDA请H

求⑦⑤

DMA

控

制

逻

DAR|

@②

DACK—

以数据输入为例，具体操作如下：

①从设备读入一个字到DMA的数据缓冲寄存器BR中,表达数据缓冲寄存器“满”（假

如I/O设备是面向字符的，则一次读入一个字节，组装成一个字）;

②设备向DMA接口发请求（DREQ）；

③DMA接口向CPU申请总线控制权（HRQ）；

④CPU发回HLDA信号,表达允许将总线控制权交给DMA接口；

⑤将DMA主存地址寄存器中的主存地址送地址总线；

©告知设备已被授予一个DMA周期（DACK）,并为互换下一个字做准备；

⑦将DMA数据缓冲寄存器的内容送数据总线；

⑧命令存储器作写操作；

⑨修改主存地址和字计数值；

⑩判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向

CPU申请程序中断，标志数据块传送结束。

六、（10分）

方法一：

答:地址空间描述如下：

ROM相应的空间：

81HMllU11111111

11110000~0000oOOOO

RAM相应的空间：

1110ol11111111111

。1110101«00o00002000

选择ROM芯片为2KX8位的两片，RAM芯片为2KX4位的两片

ROM芯片1：

411111114111。1111

“Illi10004）00080000

ROM芯片2:

1111»0111~1111~1111

Ill1o0000。0000。0000

RAM芯片1、2:（位扩展）

1110o111111114111

1104000oOOOOo0000

CPU与存储器连接图见下页:

方法二：

答：地址空间描述如下：

ROM相应的空间：

4111111b1111ollll

。1111#000。0000oO000

RAM相应的空间：

。1110111141114111

。1110NOOOH)0000000

选择ROM芯片为4KX8位的一片,RAM芯片为2KX4位的两片

七、（10分）

答：

组合逻辑设计的微操作命令：

取指：

TO：PC-MAR

Tl：M[MAR]-MDR,PC+1-PC

T2：MDR-IR,OP[IR]-微操作形成部件

执行：

TO：SP一MAR

T1：M[MAR]-MDR

T2:MDR-PC,SP+1-SP

微程序设计的微操作命令：

取指微程序：

TO:PCfMAR

Tl:Ad[CM1R]-CMAR

T2:M[MAR]fMDR,PC+1-PC

T3:Ad[CMIR]-CMAR

T4:MDRfIR,OP[IR]一微操作形成部件

T5：0P[IR]-CMAR

中断返回微程序：

TO：SPfMAR

Tl：Ad[CMIR]-CMAR

T2:M[MAR]-MDR

T3：Ad[CMIR]CMAR

T4：MDRfPC,SP+1fSP

T5:Ad[CMIR]-CNIAR

，八、（8分）

答：

针对存储器,可以采用Cache-主存层次的设计和管理提高整机的速度;

针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；

针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；

针对控制器，可以通过超标量设计技术提高整机的速度；

针对运算器，可以对运算方法加以改善，如进位链、两位乘除法；

针对I/0系统,可以运用DMA技术来减少CPU对外设访问的干预。

《计算机组成原理》试题

一、供30分）

1.（10分）

（1）将十进制数+107/128化成二进制数、八进制数和十六进制数（3分）

（2）请回答什么是二一-十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权

码和无权码的例子？（7分）

2.已知X=0.1101,丫=一0.0101,用原码一位乘法计算X*Y=?规定写出计算过程。（10分）

3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错,

校验位和数据位在位数上应满足什么条件？（5分）

4.举例说明运算器中的ALU通常可以提供的至少5种运算功能？运算器中使用多累加器的

好处是什么？乘商寄存器的基本功能是什么？（5分）

二、（共30分）

1.在设计指令系统时,通常应从哪4个方面考虑？（每个2分，共8分）

2.简要说明减法指令SUBR3,R2和子程序调用指令的执行环节（每个4分，共8分）

3.在微程序的控制器中，通常有哪5种得到下一条指令地址的方式。（第个2分，共10分）

4.简要地说明组合逻辑控制器应由哪几个功能部件组成？（4分）

三、（共22分）

1.静态存储器和动态存储器器件的特性有哪些重要区别？各自重要应用在什么地方？（7分）

2.CACHE有哪3种基本映象方式，各自的重要特点是什么？衡量高速缓冲存储器（CACH

E）性能的最重要的指标是什么？（10分）

3.使用阵列磁盘的目的是什么？阵列磁盘中的RAID。、RAID1、RAID4、RAID5各有什么

样的容错能力？（5分）

四、（共18分）

1.比较程序控制方式、程序中断方式、直接存储器访问方式,在完毕输入/输出操作时的优

缺陷。（9分）

2.比较针式、喷墨式、激光3类打印机各自的优缺陷和重要应用场合。（9分）

答案

一、（共30分）

1.（10分）

（1）（+107/128）10=（+1101011/10000000）2=（+0.1101011）2=（+

0.153）8—（+6B）16

（2）二-十进制码即8421码，即4个基2码位的权从高到低分别为8、4、2、1,使用基

码的0000,0001,0010,....1001这十种组合分别表达0至9这十个值。4位基二码之间

满足二进制的规则，而十进制数位之间则满足十进制规则。

有权码是指一个十进制数位的4位基2码的每一位有拟定的权。无权码是指一个十进制数位

的4位基二码没有拟定的权。前者的例子为二一十进制编码（BCD）码，后者的例子为余3码。

2.已知X=0.110l,Y=-0.0101,用原码一位乘法计算X*Y=?规定写出计算过程。（10分）

高位部分积低位部分积/乘数说明

_____________000000101起始情况

+）001101乘数最低位

为1,加乘数

001101

00011-1010101（丢失）右移部分积

和乘数

+)000000乘数最低位

为1,加0

000110

00001101010（丢失）右移部分积和乘

数

+)001101乘数最低位为

1,加乘数

010000

0010000101（丢失）右移部分积和

乘数

+)000000乘数最低

位为0,加0

001000

00010000010（丢失）右移部分积和乘数

结果符号位为正，X*Y=0.01000001

3.答案：

基本原理:k个数据之外加上r个校验位,从而形成k+r位的新的码字，使新的码字的码距均

匀的拉大。把数据的每一个二进制位分派到几个不同的偶校验位的组合中，当一位犯错，会引起

相关的几个校验位的值发生变化，从而也许发现犯错，还能指出是哪一位错，进而进行纠错。

校验位和数据位应满足条件

2"'>k+r

在此条件下，不仅能发现并改善一位错,并能同时发现二位错。

4.答案：

运算器中的ALU通常至少可以提供算术加运算、算术减运算、逻辑或运算、逻辑与运算、逻

辑异或运算5种功能。运算器采用多累加器可以简化指令的执行环节。乘商寄存器的基本功能是

在完毕乘除运算时能自行左右移位。

二、供30分)

1.答：

(1)指令系统的完备性，常用指令齐全，编程方便；

(2)指令系统的高效性，程序占用内存空间少，运营速度快。

(3)指令系统的规整性，指令和数据使用规则统一简化，易学易记；

(4)指令系统的兼容性,同一系列的低档计算机的程序能放到新的高档机上直接运营。

2.答：(1)减法指令SUBR3,R2的执行环节：

①AR-PC

②读内存，IR一读出的内容,PC-PC+1

③R3-R3—R2,保存状态信息

结束,检查中断请求,无中断请求，进入下一条指令的执行过程。

(2)子程序调用指令CALL执行流程；

①AR-PC

②读内存，IR一读出的内容，PC-PC+1

(3)AR-SP—1

④写内存，PC内容进栈保存

⑤PC-ZI程序入口地址

结束，检查中断请求，无中断请求，进入下一条指令的执行过程。

3.答：在微程序控制系统中，通常有以下5种得到下一条微指令地址的方式：

(1)微程序顺序执行时，下地址为本条微地址加1。

(2)在微程序必然转向某一微地址时，可以在微指令中的相关字段中给出该地址值。

(3)按微指令(上一条或本条)的某一执行结果的状态，选择顺序执行或转向某一地址。

(4)从微堆栈中取出从微子程序返回到微主程序断点的返回地址,用于微子程序返回解决。

(5)依条件判断转向多条微指令地址中的某一地址控制。

4.答：组合逻辑控制器应由4个功能部件组成：

(1)程序计数器PC,用于保存一条指令在内存中的地址；

(2)指令寄存器IR,用于保存从内存读出的指令内容；

(3)脉冲源和启停控制逻辑、节拍发生器，前者向计算机各部件提供连续(单个)的主振脉

冲，后者用于标记每个指令的执行环节的相对顺序关系。

(4)时序控制信号产生部件，用于形成并提供计算机各部件当前时刻要用到的控制信号。

三、(共22分)

1.答:静态存储器和动态存储器器件的特性有的重要区别见下表:

CCA»«T^l_*AH<

在鲍'后哭由去

trb*TTk日

一TP-缶由

仁日I,至八丽/注

j>—.kh，晅

在田/工"占.

4,【、

右虹

静态存储器SRAM重要用于高速缓冲存储器Cache,动态存储器重要用于主存储器。

2.答：Cache有三种映像方式:全相联映像方式，直接映像方式，多路组相联映像方式。

全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何一个字（字块）中。

其优点是有最大的灵活性。缺陷是要拟定读的信息是否在Cache中，必须用原本读主存的

地址与整个Cacha每一个单元的标志字段比较，电路过于复杂，成本较高。

直接映像方式是指主存的一个字（字块）只能映像到Cache的字和字块中。优点是要

拟定读的信息是否在Cache中时原本读主存的地址与标志字段比较的线路简朴，成本低；缺

陷是Cache的使用缺少灵活性，影响命中率。

多路组相联映相方式是对全相联映相方式和直接映像方式的一种折中的解决方案。它与

直接相联映像方式的区别在于每个主存字块可以从多个（例如2,4,8个，而不是一个）体中

选择其一完毕写入Cache的操作，它与全相联映像的类同之处是把一个主存字写进Cach

e时,可以在Cache的多个（而不是任何一个）个体中选择。既有较高的命中率，又使比较线

路也不会太复杂。

衡量Cache性能的最重要的指标是命中率。

3.答:采用磁盘阵列技术的目的：

①通过多个磁盘的并列操作来提高设备总体的性能和可靠性。

②通过合理在多个磁盘之间组织数据,得到比较抱负的容错能力，即额外拿出一定的存

储容量（冗余）用于保存检错纠错的信息。

RAIDO模式（数据散放）只用于扩展容量，并发读写，提高数据输入/输出能力。没有

容错措施，故没有容错能力。

RAID1模式（磁盘镜像）是实现两个磁盘互为备份的用法，把相同的数据分别写到配对

使用的两个磁盘中。它用于备份数据，即使一个磁盘出现故障,还可以从另一磁盘读出数据。

RAID4模式（数据保护）提供了容错能力，N+1个磁盘中任一个出现故障，可用

其余N个磁盘的内容计算出故障磁盘的对的数据。

RAID5模式（分布式数据保护）是对RAID4的改善。同RAID4同样，供了容错能力,

N+1个磁盘中任一个出现故障,可用其余N个磁盘的内容计算出故障磁盘的对的数据。

四、（共18分）

1.答:程序直接控制方式在用户程序中直接使用I/O指令完毕输入输出操作，它是由C

PU通过查询设备的运营状态，来控制数据传送过程。其优点是控制简朴，容易实现。缺陷

是CPU工作效率低,实时性差,计算机系统可靠性不高

程序中断方式是指由被读写的设备积极“报告”CPU它是否已进入准备好状态，CPU就

不必花费时间去循环测试,而是在接受到外设的中断请求后转去进行输入输出解决的。其优

点是实现CPU与外设并行工作，大大提高了CPU的工作效率，增强计算机系统的实时性,

提高了计算机系统的可靠性。

直接存储器访问方式是一种由硬件执行I/O操作的传送方式。其优点是实现数据的高速

传送，又减少了对CPU的打扰，提高了CPU的工作效率。

2.比较针式、喷墨式、激光3类打印机各自的优缺陷和重要应用场合见下表。

优点缺陷应用场合

针式打对打印纸无特辨算机组成通常打印；

、』矗（共噪声大需打印多层复

喷中莫及地土上容第巍南和指令格式中不给出生式牌嬲朱富的操作数

、.谢檎州H嘲"印质量好需用普通复印纸

1.暂存器;

激光式打印质量最佳需用质量好的复印因价格贵，

•c.栈顶不□次栈顶；

打印机打印速度最快纸；普及限度低，

»D.累加器。

2.可区分存储单元中存放的是指令还是数据。

A.存储器；

B.运算器；

C.控制器；

D.用户。

3.所谓三总线结构的计算机是指。

A.地址线、数据线和控制线三组传输线。

B.I/O总线、主存总统和DMA总线三组传输线；

C.I/O总线、主存总线和系统总线三组传输线；

D.设备总线、主存总线和控制总线三组传输线.。

4.某计算机字长是32位，它的存储容量是256KB,按字编址，它的寻址范围是

0

A.128K；

B.64K；

C.64KB；

D.128KB。

5.主机与设备传送数据时，采用,主机与设备是串行工作的。

A.程序查询方式；

B.中断方式；

C.DMA方式；

D.通道。

6.在整数定点机中，下述第种说法是对的的。

A.原码和反码不能表达T,补码可以表达T;

B.三种机器数均可表达-1；

C.三种机器数均可表达T,且三种机器数的表达范围相同；

D.三种机器数均不可表达-1。

7.变址寻址方式中,操作数的有效地址是。

A.基址寄存器内容加上形式地址（位移量）；

B.程序计数器内容加上形式地址；

C.变址寄存器内容加上形式地址；

，D.以上都不对。

8.向量中断是o

A.外设提出中断；

B.由硬件形成中断服务程序入口地址；

C.由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

D.以上都不对。

9.一个节拍信号的宽度是指。

A.指令周期；

B.机器周期；

C.时钟周期；

D.存储周期。

10.将微程序存储在EPROM中的控制器是控制器。

A.静态微程序；

B.毫微程序；

C.动态微程序；

D.微程序。

11.隐指令是指。

A.操作数隐含在操作码中的指令；

B.在一个机器周期里完毕所有操作的指令；

C.指令系统中已有的指令；

D.指令系统中没有的指令。

12.当用一个16位的二进制数表达浮点数时，下列方案中第种最佳。

A.阶码取4位（含阶符1位），尾数取12位（含数符1位）；

B.阶码取5位（含阶符1位），尾数取11位（含数符1位）；

C.阶码取8位（含阶符1位）,尾数取8位（含数符1位）；

D.阶码取6位（含阶符1位）,尾数取12位（含数符1位）。

13.DMA方式。

A.既然能用于高速外围设备的信息传送，也就能代替中断方式；

B.不能取代中断方式；

C.也能向CPU请求中断解决数据传送；

D.内无中断机制。

14.在中断周期中.由将允许中断触发器置“0”。

A.关中断指令；

B.机器指令；

C.开中断指令；

D.中断隐指令。

15.在单总线结构的CPU中，连接在总线上的多个部件。

A.某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接受数据；

B.某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接受数据;

C.可以有多个同时向总线发送数据，并且可以有多个同时从总线接受数据；

D.可以有多个同时向总线发送数据，但可以有一个同时从总线接受数据。

16.三种集中式总线控制中，方式对电路故障最敏感。

A.链式查询；

B.计数器定期查询；

C.独立请求；

D.以上都不对。

17.一个16KX8位的存储器,其地址线和数据线的总和是o

A.48;

B.46；

C.17；

D.22.

18.在间址周期中,。

A.所有指令的间址操作都是相同的；

B.凡是存储器间接寻址的指令，它们的操作都是相同的；

C.对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；

D.以上都不对。

19.下述说法中____是对的的。

A.EPROM是可改写的，因而也是随机存储器的一种；

B.EPROM是可改写的，但它不能用作为随机存储器用；

C.EPROM只能改写一次，故不能作为随机存储器用；

D.EPROM是可改写的，但它能用作为随机存储器用。

20.打印机的分类方法很多，若按能否打印汉字来区分,可分为o

A.并行式打印机和串行式打印机；

B.击打式打印机和非击打式打印机；

C.点阵式打印机和活字式打印机；

D.激光打印机和喷墨打印机。

二、填空（共20分，每空1分）

1.设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码

浮点规格化数相应的十进制真值范围是：最大正数为A，最小正数为

B.最大负数为C,最小负数为D。

2.指令寻址的基本方式有两种，一种是A寻址方式,其指令地址由B

给出，另一种是C寻址方式.其指令地址由D给出.

3.在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是Ti=60ns

、-=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为A。假如采

用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为B。

4.一个浮点数，当其尾数右移时，欲使其值不变.阶码必须A。尾数右

移］位.阶码B。

5.存储器由〃?（机=1,2,4,8…）个模块组成.每个模块有自己的A和

B寄存器，若存储器采用C编址.存储器带宽可增

长到本来的D倍。

6.按序写出多重中断的中断服务程序涉及A、B、

D和中断返回几部分。

三、名词解释（共10分，每题2分）

1.微操作命令和微操作

2.快速缓冲存储器

3.基址寻址

4.流水线中的多发技术

5.指令字长

四、计算题（5分）

设机器数字长为8位（含1位符号位），设A=上，8=-巨，计算［力士8体,并还原成真值。

五、简答题（共20分）

1•异步通信与同步通信的重要区别是什么，说明通信双方如何联络。（4分）

2.为什么外围设备要通过接口与CPU相连?接口有哪些功能?（6分）

六、问答题（共15分）

1.设CPU中各部件及其互相连接关系如下图所示。图中W是写控制标志,R是读控

制标志,Ri和R2是暂存器。（8分）

（1）假设规定在取指周期由ALU完毕（PC）+1-PC的操作（即ALU可以对它的一

个源操作数完毕加1的运算）。规定以最少的节拍写出取指周期所有微操作命令及节拍安排。

（2）写出指令ADD#a（#为立即寻址特性，隐含的操作数在ACC中）在执行阶段

所需的微操作命令及节拍安排。

2.DMA接口重要由哪些部件组成?在数据互换过程中它应完毕哪些功能?画出DMA工

作过程的流程图（不涉及预解决和后解决）

七、设计题（10分）

设CPU共有16根地址线,8根数据线,并用而瓯作访存控制信号（低电平有效），用WR-

作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如

图所示。画出CPU与存储器的连接图,规定：

（1）存储芯片地址空间分派为:最大4K地址空间为系统程序区,相邻的4K地址空间为

系统程序工作区，最小16K地址空间为用户程序区；

（2）指出选用的存储芯片类型及数量；

（3）具体画出片选逻辑。

A„,AoA。

D“DoD”Do74138译码器

RAM:1KX4位

ROM:2Kx8位G”G”，G2B为控制端

2Kx8位

8Kx8位

8Kx8位C,B.A为变量控制端

32Kx8位16Kxi位

f%为输出端

4Kx4位

(1)主存地址空间分派:

6000H-67FFH为系统程序区;

6800H〜6BFFH为用户程序区。

(2)合理选用上述存储芯片，说明各选几片?

(3)具体画出存储芯片的片选逻辑图。

答案:

一、选择题(共20分，每题1分)

1.C2。.C3o.B4。.B5。.A。6.B7.C

8.C9.C10.A11.D12.B13o.B14.D

15.B。16.A17.D18.C19.B20.C

二、填空(共20分，每空1分)

I.A.A.2'27(l-2-23)»B.2-129，C.2-3(-2-1-2-23)。D.-2127

2.A.顺序B.程序计数器C.跳跃。D.指令自身

3.A.90nsB.280ns

4.A.A.增长B.加1

5.A.地址。B.数据C.模〃？D.m

6.A.保护现场B.开中断C.设备服务D.恢复现场

三、名词解释（共10分，每题2分）

1.微操作命令和微操作

答：微操作命令是控制完毕微操作的命令;微操作是由微操作命令控制实现的最基本操作。

2.快速缓冲存储器

答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是

透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓

存就可达成访问主存的目的，从而提高了访存速度。

3.基址寻址

答:基址寻址有效地址等于形式地址加上基址寄存器的内容。

4.流水线中的多发技术

答:为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结

果，这就是流水线中的多发技术。

5.指令字长

答：指令字长是指机器指令中二进制代码的总位数。

四、（共5分）

计算题答：［A+B］产1.1011110,4+8=（—17/64）

1000110,。/-6=（35/64）

五、简答题（共20分）

1.（4分）答：

同步通信和异步通信的重要区别是前者有公共时钟，总线上的所有设备按统一的时序，统

一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的

传输周期,采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方

式通信双方没有互相制约关系；半互锁方式通信双方有简朴的制约关系;全互锁方式通信双

方有完全的制约关系。其中全互锁通信可靠性最高。

2.（6分，每写出一种给1分，最多6分）

答:外围设备要通过接口与CPU相连的因素重要有：

（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设

备的选择。

（2）1/0设备种类繁多，速度不一，与CPU速度相差也许很大，通过接口可实现数据缓

冲，达成速度匹配。

（3）1/0设备也许串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格

式转换。

（4）1/0设备的入/出电平也许与CPU的入/出电平不同，通过接口可实现电平转换。

（5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

（6）1/0设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告

CPU,通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。

可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及

传送数据的功能（涉及缓冲、数据格式及电平的转换）。

4.（5分）答：

（1）根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。根据105

种操作，取操作码7位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器,因此取

2位寻址特性，能反映四种寻址方式。最后得指令格式为：

727

0PMAD

其中0P操作码，可完毕105种操作；

M寻址特性，可反映四种寻址方式;

AD形式地址。

这种格式指令可直接寻址27=128，一次间址的寻址范围是2'665536。

(2)双字长指令格式如下:

727

OPMAD.

AD2

其中OP、M的含义同上；

AD"AD2为23位形式地址。

这种格式指令可直接寻址的范围为223=8M。

(3)容量为8MB的存储器,MDR为16位，即相应4Mxi6位的存储器。可采用双字

长指令，直接访问4M存储空间，此时MAR取22位;也可采用单字长指令，但Rx和RB取22

位，用变址或基址寻址访问4M存储空间。

六、(共15分)问答题

1.(8分)答：

(1)由于(PQ+1-PC需由ALU完毕，因此PC的值可作为ALU的一个源操作数，靠控

制ALU做+1运算得到(PC)+1,结果送至与ALU输出端相连的R%然后再送至PC。

此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：

ToPC—MAR,1—R

TiM(MAR)-MDR,(PC)+1^R2

T2MDRTIR,OP(IR)T微操作命令形成部件

TyR2Tpe

(2)立即寻址的加法指令执行周期的微操作命令及节拍安排如下：

ToAd(IR)—Ri;立即数—RI

T,(Ri)+(ACC)TR?;ACC通过总线送ALU

TzRz-ACC;结果—ACC

2.(7分)答:DMA接口重要由数据缓冲寄存器、主存地址计数器、字计数器、设备地

址寄存器、中断机构和DMA控制逻辑等组成。在数据互换过程中,DMA接口的功能有：(1)

向