为DDR-SDRAM量身定制的高效电源管理芯片

精品文档-下载后可编辑为DDR-SDRAM量身定制的高效电源管理芯片

与其它存储器技术相比，DDRSDRAM具有出众性能、很低的功耗以及更具竞争力的成本。可与以前的SDRAM技术相比，DDRx存储器需要一个更复杂的电源管理新架构。本文探讨了DDR电源管理架构的理想选择。

与其它存储器技术相比，DDRSDRAM具有出众性能、很低的功耗以及更具竞争力的成本，目前已普遍应用在桌面电脑和便携计算应用中。

初，DDR的数据传输速率只有266MBps,而普通SDRAM的速率只有133MBps.随后，DDR数据传输速率增加400MBps.第二代DDR,即2022年初登场的DDR2,将数据速率从400MBps提高到667MBps,而同时还进一步降低了功耗。

目前，代DDR仍在存储器市场中占主流地位，但DDR2正在快速地抢得市场份额，并可望在2022年底两者的市场份额将出现转折点。但不论DDR内存多么受欢迎，与以前的SDRAM技术相比，DDRx存储器需要一个更复杂的电源管理新架构。

DDR电源管理架构图1给出了代DDR存储器的基本电源管理架构。在DDR存储器中，输出缓冲器是推挽级，而输入吸收器是差动级，这就需要一个参考电压的偏置中点VREF,从而需要一个能提供和吸收电流的输入电压终端。

的特性（提供和吸收电流）使DDRVTT终端与PC主板上的其它终端有所不同。在连接CPU和存储器通道集线器（MCH）的前端系统总线中，它们的差别特别值得注意。由于该终端接到正电压上，因而只要求具有吸收电流的能力，所以DDRVTT终端不能够重复利用或适应以前的VTT终端，而是需要新的电源设计。

代DDR存储器的逻辑门由2.5V电源供电。在芯片组任何输出缓冲器与存储器模块相应的输入吸收器之间，一般可以找到需要正确端接电阻RT和RS的一条走线或者走线分支（参见图1）。当考虑所有阻抗（包括输出缓冲器的阻抗）时，每个端接线都可吸收或提供±16.2mA的电流。对于发送器和吸收器之间走线比较长的系统，必须在走线两端端接电阻，以使电流增加一倍。

DDR逻辑所要求的2.5VVDDQ的误差为+200mV.为保持噪声容限，VTT必须以±3%的精度跟随VDDQ变化，且必须等于VDDQ/2,大约为1.25V,精度±3%.终VREF必须与VTT相差+40mV.这些跟随要求以及VTT必须能够提供和吸收电流的要求，给DDR存储器的供电带来了独特挑战。

坏情况下的电流消耗

VTT终端：假设128MB存储器系统有128位总线、8个数据选通、8个屏蔽位、8个VCC位、40条地址线（两组20条地址线），则共有192个信号/电源线。每条线消耗电流16.2mA,则电流消耗为192×16.2mA=3.11A.

VDDQ电压峰值：VTT吸收电流时VDDQ供应电流，因此VDDQ的电流是单向的，因此其电流就等于VTT的电流3.11A

平均功耗：一个128MB存储器模块一般由8个128Mb的器件组成，平均消耗990mW功率，除去VTT终端消耗的功率，IDDQ从VDDQ抽取的平均电流为IDDQ=PDDQ/VDDQ=990mW/2.5V=0.396A.

同样，终端电阻消耗的平均功率PTT为660mW,从VTT抽取的电流ITT为ITT=PTT/VTT=660mW/1.25V=0.528A.

，应选择足够大的VREF电流（IREF），使VREF电源具有足够低的阻抗以提供良好的抗干扰性（小于5mA）。综上所述，128MBDDR存储器的主要静态设计参数如下：

VDDQ=2.5V;

IDDQ=0.396A（平均值）或者3.11A（峰值）（提供电流）；

VTT=VDDQ/2=1.25V;

ITT=0.528A（平均值），3.11A峰值（提供和吸收电流）；

VREF=VDDQ/2=1.25V;

IREF=5mA.

当然，除了向终端负载供电外，如果VDDQ还向其它负载供电，则必须相应增大其容量。

瞬态工作模式

DDR存储器的文件JEDECJESD79andJESD8-9规定，VTT电压必须等于VDDQ电压的一半，且误差必须小于±3%.这个误差应该包括信号线转换引起的总线上的负载瞬变。但若要估计VTT电源所需的电容大小，还缺少两个必要参数。JEDEC规范没有说明VTT跟随VDDQ变化紧密程度（两者的差别），也没有规定VTT的负载瞬态。

实际上，该规范希望使噪声容限化，因此不强制VTT在所有时间都等于VDDQ的一半，两者差别越大，系统就越鲁棒。因此，产生VTT需要一个带宽较宽的开关转换器。

对于VTT负载瞬态，电流将从+3.11A阶跃到-3.11A,从提供电流转到吸收电流。这个具有40mV窗口的6.22A阶跃需要一个有效串联电阻（ESR）仅为7mΩ的输出电容，但从两个方面的实际考虑可以降低这个要求。

首先，实际的DDR存储器并不真正需要3.11A的电流，测量表明典型电流在0.5~1A范围内。其次，吸收电流和提供电流两种状态的转变非常快，以致转换器检测不到过渡过程。为了从正向电流转到负向电流，要求总线从全1转到全0,然后在至少等于转换器翻转间隔的一段时间内，保持该状态不变。因为这个时间间隔为10μs数量级，总线的工作频率为100MHz,所以需要在全0状态保持1000个周期。这样，事实上VTT输出电容的ESR大约只需要40mΩ。

待机工作模式

DDR存储器支持待机工作模式。在这种模式下，存储器保持其内容而不再进行寻址访问，可在处于待机状态的笔记本电脑中看到这种工作模式。在待机模式下存储器芯片没有通讯活动，因此VTT电源可以关闭以节省电能。当然，VDDQ必须处于工作状态以使存储器保持其内容。

线性调节与开关调节

正如前面提到的，DDR系统的平均功率消耗为：PDDQ=990mW,PTT=660mW.总功耗为PTOTDDR=990mW+660mW=1650mW.比较而言，一个同等容量的DRAM系统消耗功率为2040mW.

如果为VTT端接一个线性调压器，根据VOUT/VIN=VTT/VDDQ=0.5,该PTT功率只有50%的使用效率，这样额外的660mW功率就消耗在VTT调压器上，从而使整个功率消耗上升到1650+660=2310mW.这个数值大于SDRAM存储器消耗的相应功率，这使DDR存储器的优点不复存在，而只有低功耗的虚名而已。

至于PDDQ的推出，相对于传统3.3V的电源，大多数电源优势来自于2.5V的VDDQ.但是在典型的PC环境中，电源提供3.3V电压，而不是2.5V电压，2.5V电压需要由主板来提供。另外，除非采用一个有效的调压机制来产生VDDQ,否则就会丧失低功耗的优势。因此开关调压将成为处理DDR存储器PDDQ和PTT功率的选择。

在采用DDR2的情况下，VDDQ从2.5V下降到1.8V,VTT从1.25V下降到0.9V,吸收/提供电流的能力为±13.4mA,因此DDR2存储器所消耗的功率要比代DDR小很多。

例如，DDR2-533的功耗大约只有DDR400的一半。前面针对DDR所做的所有静态和动态分析也适用于DDR2.DDR2的终端设计与图1中所示的DDR的终端略微有些不同，它的终端电阻集成在存储器片上，而非布置在主板上，另外还需要一个外部VTT终端电压。由于DDR2的功耗很低，因此可以使用线性调压器，特别是当简洁和低成本比减小功耗更重要的应用中，更是如此。

双PWM控制器

现在市面上有各种DDR电源IC,如集成MOSFET的ML6553/4/5、适用于大功率系统的FAN5066和FAN5068、DDRx和先进配置及电源接口（ACPI）的组合等。另一种器件FAN5236是专门为DDRx存储器系统的一体化供电要求而设计的器件，这个单片IC集成了一个VDDQ开关控制器，一个VTT开关控制器和一个VREF线性缓冲器。

VDDQ开关可以输出5~24V范围内的任何电压，但VTT的开关则不同，它由VDDQ电源供电，并与VDDQ开关同步动作。这两个开关的输出都可在0.9~5.5V范围内变化。由于VDDQ总线信号线的驱动电压为2.5V（DDR）或1.8V电压（DDR2），VTT的端接电压为1.25V（DDR）或0.9V（DDR2），所以在VTT和VDDQ之间存在一定程度的功率循环。将VTT与VDDQ分离，就可以将其间的功率循环以及由此产生的损耗降到。VTT开关在待机模式下也可以关闭。

双PWM控制器的应用

图2中给出了一个连续电流为4A、峰值电流为6A的VDDQ典型应用，表中也列出了其材料清单。请注意，在图2中，外部的矩形代表FAN5236双脉宽调制器（PWM），其中标有PWM1和PWM2的小矩形代表IC内部的两个转换开关。另外还需要注意的是，在表中FAN5236被称为DDR控制器，元件名为U1.可以很容易地对这个电路进行修改，通过分压器R5/R6,将VDDQ设置为1.8V,将VTT设置到0.9V,以适用DDR2应用。

设置输出电压FAN5236PWM控制器的内部基准电压为0.9V,其输出由分压器分压到VSEN脚（R5和R6），因此输出电压为：0.9V/R6=（VDDQ×0.9V）/R5.

1、输出电感的选择实际的电感值是在某些负载情况下使电感电流正好保持在连续导通边缘的那个电感值。标准做法是在标称电流的15%~35%之间选择一个比较小的电流。在轻负载情况下，控制器可以自动切换到滞后模式，以维持高效率。下面的等式有助于选择合适的输出滤波电感L1和L2:

I=2×IMIN=VOUT/ESR

其中I为电感纹波电流，VOUT是允许的纹波电压。

L=[（VIN-VOUT）/（FSW×I）]×（VOUT/VIN）这里FSW为开关频率。

2、输出电容选择在一个开关电源中，输出电容C6和C8有两个主要作用。与电感配合，输出电容对开关产生的脉冲序列进行滤波，为负载提供瞬态电流。对输出电容的要求取决于ESR、电感纹波电流（DI）和允许的纹波电压（DV）。输入电容选择输出电容应该根据额定RMS电流来选择。在DDR模式，VTT电源输入由VDDQ输出提供，这样VDDQ转换器负载电流就产生了输入电容纹波电流，此RMS输入电流为：

IRMS=IOUT（MAX）√D-D2

其中，D为PWM1转换器占空比，D=VOUT/VIN.C9与C1并联，用来过滤高频源阻抗，一般在输入端接一个小陶瓷电容器。

3、电源MOSFET选择MOSFET的损耗是其开关（PSW）损耗和传导（PCOND）损耗之和。在典型应用中，FAN5236转换器输出电压低于输入电压，这样在每个周期的大部分时间，低端MOSFET（Q2）在传导全部负载电流，Q2的选择应该使传导损耗降到，因此应该选择低RDS（导通状态）MOSFET.

相反，高端MOSFET（Q1）的占空比要小得多，这就减小了传导损耗的影响，但鉴于其占开关损耗的大部分，所以Q1选择的首要标准应该是门电荷。

4、布线考虑如果没有遵守电路布局的约束，即使在正常工作状态，开关转换器也会产生显着的环路干扰和电磁干扰。在DC-DC转换器中存在两组关键的器件。以高速率处理大量电能的开关电源组件是噪声的根源。负责提供偏压和反馈功能的小功率元件对噪声非常敏感，因此建议使用多层PCB.指定一个平面层为地层。指定另一个平面层为电源层，并将该层按照电压大小分割成几个小孤岛。有关细节请参考FAN5236数据表。

本文小结