数字逻辑电路基础和开关代数

数字逻辑电路基础和开关代数第1页，共37页，2023年，2月20日，星期六一.本章的预备性知识

1.晶体二极管和它的单方向导电特性

2.

晶体三极管与反相器电路

3.两种最基本的门电路：与非门，或非门

4.逻辑运算与数字逻辑电路

5.逻辑功能的表示和等效电路

6.真值表和逻辑表达式的对应关系

7.逻辑运算的基本定理、常用公式和逻辑化简

8.三态门电路第2页，共37页，2023年，2月20日，星期六晶体二极管及其单方向导电特性

通常情况下，可把一些物体划分成导体（双向导电）和绝缘体（不导电）两大类。在这两类物体的两端有电压存在时，会出现有电流流过或无电流流过物体的两种不同情形。人们也可以制作出另外一类物体，使其同时具备导体和绝缘体两种特性，其特性取决于在物体两端所施加电压的方向，当在一个方向上有正的电压（例如0.7V）存在时，可以允许电流流过（如图所示），此时该物体表现出导体的特性；而在相反的方向上施加一定大小的电压时，该物体中不会产生电流，表现出绝缘体的的特性，即该物体只能在单个方向上导电，这样的物体被称为半导体。制作出的器件被称为二极管。

电流i+-第3页，共37页，2023年，2月20日，星期六二极管的内部结构及其开关特性绝缘体和导体不同的导电特性是由于它们不同的原子结构特性造成的。通过在绝缘材料中有控制地掺加进少量的导电物质，可以使得到的材料有一定的导电特性。例如在4价的硅材料（每个原子核周围有4个电子）中掺杂进少量5价的金属材料形成N型材料，或者掺杂进少量3价的金属材料形成P型材料，使新得到的材料中总的原子核数量与电子的数量不满足1:4的关系，N型材料中形成有极少量的带负电荷的多余电子，P型材料中缺少极少量的电子（反过来称为有极少量的带正电的空穴），这些电子和空穴可以成为导电的载流子。当把这样的两种材料结合在一起时，就表现出在单个方向导电的特性，这就是半导体，做成器件就是二极管。当P型材料一端（称为二极管的正极）有比N型材料一端（称为二极管的负极）高0.7伏的电压时，就会产生从正极流向负极的电流，小的反向电压则不会产生电流。第4页，共37页，2023年，2月20日，星期六2.晶体三极管和反相器电路在半导体的基体上，经过人工加工，可以生产出三极管，它类似于2个背向相连接的二极管，有3个接线端，分别被称为集电极、基极和发射极，其特性是：基极发射极集电极+Vcc(+5V)接地输入电平=0.7V,三级管导通，使输出电平为0V；输入电平=0V,三级管截止，使输出电平>4V；这已经构成了反相器线路,完成逻辑取反功能。输出输入电阻电源+Vcc

第5页，共37页，2023年，2月20日，星期六3.

与非门和或非门+Vcc(+5V)接地输出输入1电源输入2输入2输入1+Vcc(+5V)输出电源与非门：2路输入都高，输出才为低；或非门：任何一路输入为高，输出都为低（原1个三极管变成串接的2个三极管）（原1个三极管变成并行的2个三极管）接地当然，也可以制作并使用不带反相功能的与门和或门电路。第6页，共37页，2023年，2月20日，星期六4.

逻辑运算与数字逻辑电路数字逻辑电路是实现数字计算机的物质基础。最基本的逻辑电路：与门，或门，非门；用它们可以组合出实现任何复杂的逻辑运算功能的电路。

最基本的逻辑运算有：与运算，或运算，非运算，正好可以选用与门、或门、非门来加以实现。

逻辑关系是可以采用数学公式来表示和运算的，此数学工具就是布尔代数，又称逻辑代数。例如，A=B•

C+E*/F；A为输出（运算结果），

B、C、E、F为输入，•

、+、

/

分别代表与、或、非运算符；运算符的优先级：非运算最高，与运算次之，或运算最低。这一逻辑运算功能，显然可以用与门、或门、非门来实现。第7页，共37页，2023年，2月20日，星期六5.逻辑功能的表示和等效电路逻辑功能可以选用布尔代数式表示，卡诺图表示，真值表表示，或者用线路逻辑图表示。与门、或门、非门的图形符号：非门与门与非门或门或非门AXBABX000010100111ABX001011101110X=A•B

X=A•B

X=A+B

X=A+B

真值表XXXAAABBBAX第8页，共37页，2023年，2月20日，星期六6.真值表和逻辑表达式的对应关系真值表、逻辑表达式、线路图是有对应对应关系的,

真值表→表达式→电路图(用于做出产品)与门与非门ABABX000010100111ABX001011101110X=A•B

X=A•B

ABX用与逻辑写出真值表中每一横行中输出为1的逻辑表达式；用或逻辑汇总真值表中全部输出为1的逻辑。不必理睬那些输出为0的各行的内容，它们已经隐含在通过1、2两步写出的表达式中。X=A*B+A*B+A*BX真值表用于写出功能需求得出用到的基本门及其连接关系第9页，共37页，2023年，2月20日，星期六7.基本定理和常用公式，逻辑化简A+0=AA•0=0A+A=1A•A=0A+1=1A•1=AA+A=AA•A=AA+B=B+AA•B=B•AA=A(A+B)+C=A+(B+C)(A•B)•C=A•(B•C)A•(B+C)=A•B+A•CA+

B•C=(A+B)•(A+C)A+A•B=AA•(A+B)=AA+A•B=A+BA•(A+B)=A•BA•B=A+BA+B=A•B例如：A•B+A•B+A•B=A•(B+B)+A•B=A+A•B=A+B=A•B第10页，共37页，2023年，2月20日，星期六8.三态门电路

三态门电路是一种最重要的总线接口电路，它保留了图腾输出结构电路信号传输速度快、驱动能力强的特性，又有集电极开路电路的输出可以“线与”的优点，是构建计算机总线的理想电路。“三态”是指电路可以输出正常的“0”或“1”逻辑电平，也可以处于高阻态，取决于输入和控制信号。为高阻态时，“0”和“1”的输出极都截止，相当于与所连接的线路断开，便于实现从多个数据输入中选择其一。ABC/G1/G2/G3总线例如，当控制信号/G1为低电平，/G2和/G3为高电平时，三态门的输入A被送到总线上，另外两个三态门的输出处于高阻态。

第11页，共37页，2023年，2月20日，星期六2.2逻辑电路——基础知识逻辑电路中的0和1

逻辑电路的信号电平只有两个稳定状态，分别代表逻辑0和1。一般采用正逻辑，即高电平为1，低电平为0。逻辑电压：

逻辑电路的电压多为5V和3V，早期的逻辑器件为5V，新型的逻辑器件多为

3V，低电压逻辑可

以降低功耗。最新

的CPU和存储器的

电压都低于3V。基本逻辑关系

“与”——∧(·)“或”——∨(+)“非”——￣

第12页，共37页，2023年，2月20日，星期六2.2逻辑电路——基础知识逻辑关系描述

简单的逻辑关系可以通过逻辑表达式、逻辑电路图或真值表描述。ABX

—

—

X=A·B+A·BABX000011101110逻辑表达式逻辑电路图真值表第13页，共37页，2023年，2月20日，星期六2.2逻辑电路——逻辑门电路各种门电路X=A+B双输入端或门X=A·B双输入端与门＿X=A非门ABXABXAX＿X=A·B双输入端与非门＿X=A+B双输入端或非门ABXABX

＿＿X=A+B双反向输入端或门ABX第14页，共37页，2023年，2月20日，星期六2.2逻辑电路——逻辑门电路实现由二极管构成的门电路+5VABXABX由三极管构成的非门ABXABX+5VAXA+5VXAX第15页，共37页，2023年，2月20日，星期六二.计算机中常用的逻辑电路

专用功能电路1.加法器和算术逻辑单元2.译码器和编码器3.数据选择器4.触发器和寄存器、计数器

阵列逻辑电路5.存储器芯片RAM和ROM6.通用阵列逻辑GAL7.复杂的可编程逻辑器件CPLD:MACH器件8.现场可编程门阵列FPGA器件第16页，共37页，2023年，2月20日，星期六计算机中常用的逻辑器件计算机中常用的逻辑器件，包括组合逻辑和时序逻辑电路两大类别；也可以划分为专用功能和通用功能电路两大类别。

组合逻辑电路的输出状态只取决于当前输入信号的状态，与过去的输入信号的状态无关，例如加法器，译码器，编码器，数据选择器等电路；

时序逻辑电路的输出状态不仅和当前的输入信号的状态有关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能，最基本的记忆电路是触发器，包括电平触发器和边沿触发器，由基本触发器可以构成寄存器，计数器等部件；从器件的集成度和功能区分，可把组合逻辑电路和时序逻辑电路划分成低集成度的、只提供专用功能的器件，和高集成度的、现场可编程的通用功能电路，例如通用阵列逻辑GAL，复杂的可编程逻辑器件CPLD，包括门阵列器件FPGA，都能实现各种组合逻辑或时序逻辑电路功能，使用更方便和灵活。第17页，共37页，2023年，2月20日，星期六2.2逻辑电路——组合逻辑组合逻辑电路

有基本门电路组合而成的、无记忆逻辑电路。m个输入、n个输出的组合逻辑电路可以表示为以下电路。组合逻辑电路I0I1I2Im-1O0O1O2On-1输出的逻辑表达式：

Oi=F(I0,I1,I2,…,Im-1)i=0,1,2,…,n-1

一位加法器

A

+ B

C SABS000011101110C0001

∑

ABSC第18页，共37页，2023年，2月20日，星期六2.2逻辑电路——加法器全加器

A

B

+ Ci

Co SABS000001011010Co0001Ci010110110011011101110101∑

ABCiSCo多位加法器：由k个全加器级联而成的k位加法器SoS1S2Sk-1∑

A0B0∑

A1B1Co∑

A2B2C1∑

Ak-1Bk-1C2……Ck-1第19页，共37页，2023年，2月20日，星期六一位加法器的设计过程其设计过程可以通过如下3步完成：（1）写出加法器逻辑的真值表；（2）由真值表推导出对应的逻辑表达式；（3）对得到的逻辑表达式进行一定目的的化简或优化，以便选用基本逻辑门电路实现加法器。

XnYnCnFnCn+100000Fn=/Xn·/Yn·Cn+Xn·/Yn·/Cn00110+/Xn·Yn·/Cn+Xn·Yn·Cn01010

01101Cn+1=Xn·Yn·/Cn+/Xn·Yn·Cn10010+Xn·/Yn·Cn+Xn·Yn·Cn10101=Xn·Yn+Xn·Cn+Yn·Cn11001由4个或项组成、每个或项是由4个因子实现与运算

11111化简为3个或项，每个或项只是2个因子的与运算第20页，共37页，2023年，2月20日，星期六一位加法器的逻辑线路图第21页，共37页，2023年，2月20日，星期六2.2逻辑电路——编码器和译码器编码器——根据2N个输入信号，输出是有效输入端的编号。

译码器——N个输入端，2N个输出只有一个有效，该输出端的序号是N。译码器A2A100000101A00101101011110101Y700000001Y600000010Y500000100Y400001000Y300010000Y200100000Y101000000Y010000000A2A1A0Y7Yo译码器第22页，共37页，2023年，2月20日，星期六2.2逻辑电路——触发器触发器：最基本逻辑记忆单元

具有两个稳定状态，用来表示逻辑状态的0和1

可通过不同的外部信号改变状态，输入信号消失以后，能将获得的新状态保存下来

基本RS触发器SQ—QRSRQ00X01110011Q注释不定置1置0不变SRQ—QRS触发器电路图RS触发器时序图RS触发器功能表第23页，共37页，2023年，2月20日，星期六

触发器是典型的时序逻辑电路，有记忆功能，最简单的是由两个交叉耦合的“与非”门组成的R-S触发器，2个输出分别为Q和/Q，两路输入分别为R和S。与非A与非B

当R为低电平，S为高电平时，会使/Q变为高电平，此时Q定变成低电平；在R恢复为高电平后，Q和/Q将保持不变，即记忆了本次变化。当S为低电平，R为高电平时，会使Q变为高电平，此时/Q定变成低电平；在S恢复为高电平后，Q和/Q也将保持不变，这是R-S触发器。Q/QRS与或非门与或非门/QQD反相器E当把两个输入S和R变为一个D的互补输入后，可以通过控制信号E完成对触发器的写入操作，在E=1时，Q将随D而变化。2.2逻辑电路——触发器第24页，共37页，2023年，2月20日，星期六2.2逻辑电路——同步RS触发器同步RS触发器

同步时序电路——在同步时序脉冲的驱动下工作的时序电路。同步RS触发器——只有在同步时序脉冲的上升沿改变状态。SQ—QRCPSRQ—QCPSRQn+100Qn01010111X注释不变置0置1不定SRSCPRQ_Q

_Qn+1=S+R·Qn(S·R≠1）同步RS触发器功能表第25页，共37页，2023年，2月20日，星期六

5.D型触发器和寄存器、计数器

前面刚介绍的触发器属于电平触发方式，输入R和S不能同时为低电平，而且R、S和D在触发器写入期间应保持不变，否则产生操作错误。另外一种由3个基本触发器构成的是D型触发器，它属于边沿触发方式。输入信号D在触发脉冲CP的正跳变沿期间被写入触发器，其它时间D的变化不会影响触发器的状态。与非1与非2与非4与非6与非3与非5/RD/SDQCP/QD

D型触发器又被称为延时触发器，常用于构建寄存器，移位寄存器，计数器等部件。输入信号/SD和

/RD用于触发器的清0和置1操作。第26页，共37页，2023年，2月20日，星期六与非门1与非门2与非门3与非门4与非门5与非门6输入DCP/Q

D触发器的写入过程

(维持阻塞原理介绍)

D是输入，可经过门5、门5和门6把/D和D这２个互补值分别送到门3、门4的输入端；CP是触发脉冲，也接到门3、门4的输入端，在脉冲的上升边沿启动写入操作。例如当D为高电平时，在门4的输出将得到一个负跳变跟随低电平，这个变化将把D的值写入门1和门2构成的触发器中。由于门3的输入/D处于低电平，门3的输出将处于高电平，不会对触发器产生作用。

若写入操作已经启动，即门4的输出已经为低电平，即使输入信号D发生了变化且门5和门6的输出将跟着变化，但这不会对已经启动的写入操作产生影响。这是因为门4输出的低电平将阻赛门3的输出为低，将维持门6的输出为高电平，能确保本次写入正常完成。这表明D触发器有一个重要功能，在接收输入的同时可以把自己原有输出送出去，可用于实现移位、计数功能。输出Q第27页，共37页，2023年，2月20日，星期六寄存器、计数器

寄存器是计算机中的重要部件，用于暂存指令和数据等，通常选用多个可同时读写的D触发器或锁存器组成。一个寄存器所使用的触发器的数目被称为寄存器的位数，例如4位、8位等；从使用的角度，还可以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是正常逻辑电平还是高阻态，是否具有清0寄存器内容的功能。移位寄存器还多出了左右移位操作的功能。计数器是计算机和数字仪表中经常使用的一种电路，按时钟作用方式，可以分为同步和异步两大类，其中同步计数器线路略复杂但性能更好，用于脉冲分频和需要计数的场合，例如二进制或十进制计数。第28页，共37页，2023年，2月20日，星期六GNDVccOE时钟

SN74LS374寄存器，8个输入引脚，8个输出引脚，在OE(管脚1)控制下，输出可为正常电平（OE为低时）或高阻态（OE为高时），在时钟信号的正跳边沿接收输入。

SN74LS377寄存器，引脚定义同上，管脚1信号名为G，控制寄存器可（G为低时）可接受输入，或不能（G为高时）接收输入，输出不能控制。

SN74LS273寄存器，引脚定义同上，管脚1信号名为CR，CR为低时完成对寄存器的清0操作，CR为高时，在时钟信号的正跳边沿接收输入，输出不能控制。第29页，共37页，2023年，2月20日，星期六增加锁存功能多位ALU(加、与)加数寄存器Y被加数寄存器X二选一二选一1输出端1输出端0输出端最低位进位C0接收控制信号

S→X功能选择信号减运算/Y→ALU加减、与运算

X→ALU加法送0，减法送1进位输出C每位一个组合逻辑和时序逻辑线路应用举例加运算：X→ALU，Y→ALU，C0=0S→X减运算：X→ALU，/Y→ALU，C0=1S→X与运算：X→ALU，Y→ALU，S→X结果S加减、与运算

Y→ALUCP第30页，共37页，2023年，2月20日，星期六2.2逻辑电路——JK、D触发器其它常见触发器

常见的触发器除RS触发器外，还有JK触发器、D触发器等。

JKJCPKQ_QJKQn+100Qn01010111—Qn注释不变置0置1翻转DQn+10011JK触发器功能表D触发器功能表

_

_

_Qn+1=K·Qn+J·K+J·QnQn+1=DDCPQ_Q

D

第31页，共37页，2023年，2月20日，星期六2.2逻辑电路——计数器计数器：对输入的时钟脉冲（CP）的个数进行计数，来一个CP脉冲计数器状态变化一次。0100100001100101011111001010101110011110000000101111110100010011加1计数器减1计数器Q0Q1Q2Q3CP模16二进制计数器第32页，共37页，2023年，2月20日，星期六2.2逻辑电路——计数器由D触发器构成的模16减1计数器DQ

_

QDQ

_

QDQ

_

QDQ

_

QQ0Q1Q2Q3CPCPQ0Q1Q2Q3111111101101110