DRAM封装及模块技术趋势-新品速递

精品文档-下载后可编辑DRAM封装及模块技术趋势-新品速递1引言动态随机存储器DRAM与中央处理器CPU一样，已成为PC的芯片。正如其名称含义，DRAM是一种需要数据再生的随机存储器，PC当前要执行的程序和数据都保存在由DRAM组成的内存模块主存储系统内，常用单管MOS器件构成存储单元，以集成的微小栅电容动态的存储电荷来记忆二进制数据，集成度高，存储容量大。功耗小，成本低。计算机CPU芯片急速发展，每推出一款新型CPU的速度均以百兆赫为单位提高，拉动DRAM沿摩尔定律高速推进，急需封装技术密切支持。因而DRAM内存芯片封装技术备受IT界关注。

2DRAM品种类型及市场状况

产业界对DRAM投资力度加大，芯片技术日新月异，正努力突破0.1μm线宽电容记忆元件的纵横比理论极限，结构上推出堆叠式、沟槽式产品，采用高速、多层铜互连技术以及高、低绝缘材料研发产品。光刻是减少DRAM线宽的关键工艺，193nm准分子激光扫描分步投影光刻将成为90nm工艺的主流光刻设备，并向70nm工艺延伸，预计到2022年将应用45nm光刻设计尺寸，制备0.02μm特征尺寸的64GB产品，2022年可应用32nm光刻设计尺寸，制备0.016μm特征尺寸的256GBDRAM。

DRAM按产品类型划分，市场上主要有单数据传输率的同步S(Synchronous)DRAM和双倍数据速率DDR(DoubleDataRataSDRAM)以及直接接口DR(DirectRambus)DRAM等三大类别产品系列。SDRAM的内存频率与CPU的频率能同步存取数据，节省执行指令及数据传输时间，应用片内时钟，使输入及输出能同步进行，实现无等待，当前主流的SDRAM的时钟频率为133MHz，有的已达到166MHz。DRDRAM采用高速而窄的存储总线与信息包指令，在存储记忆部分和主控部分都带有控制器，也是新一代的主流内存标准之一，主要用于对质量和速度有很高要求的带图形显示功能的PC中，其发展历程并不平坦，成本过高而饱受非议。2022年5月，英特尔宣布停止生产支持DRDRAM的i860、i850CPU芯片，并声称所有新的CPU芯片组将支持DDR，意味这种内存将逐渐退出市场。不过，Rambus公司也绝境反击，自主开发出一种新的XDR(eXtuemeDataRataDRAM，极快的数据传输内存)技术，仍采用与以往相同的串行结构，不同的是XDR拥有独立的数据通道，有效降低延迟时间，传输速率达3.2GHz甚至6.4GHz，能以惊人的高速运转并提供几近夸张的带宽，100GB·s-1。XDR技术早也得在今后1年左右才能上市，若价位仍昂贵，其成功与否尚无法定论。

DDR由SDRAM技术发展而来，仍属于这一工艺技术体系，其重大改进是可在时钟触发沿的上升、下降沿都能进行数据的读取，传输速率为SDRAM的两倍，提供双倍内存带宽。在生产线上，只要将SDRAM生产线稍作改进，即可生产DDR，制造技术、封装形式、材料消耗也基本相同，无需太大的投入即可量产，生产成本大体相同。内存模块和主板厂商都可利用现存的设备及技术，生产支持DDR的产品，市场主流有100MHz、133MHz、166MHz、400MHz的模块产品，其带宽对比如表1所示，快速才是发展的硬道理，使新一代的高性能PC系统成为可能，包括台式机、工作站、服务器、便携式电脑、图形适配器、路由器等。按MB量计算，2022年DDR产量已超过SDRAM，256／512MB的DDR在2022年仍是主流产品，据三星声称，2022年上半段DDR占全部DRAM产品的40％，2022年上升至60％。建立在内存控制器基础上的双通道模式DDR和QBM四存储体存储器DDR技术日趋成熟，前者可提供6.4GB·S-1的内存带宽，后者只增加一个小模块，就可提供相当于DDRⅡ的峰值性能。

内存和CPU芯片厂商并不满足于代DDR性能，电子器件工程联合委员会JEDEC多次公开展示DDRⅡ规范标准，如表2所示。相对于代DDR，DDRⅡ主要有这样一些改进：预取数据容量从2bit提高到4bit，在每个数据位同时取4位串行信息；工作电压从2.5V降到1.8V，改用更低的芯核电压和SSTLI／O电压；采用片内终结器设计，即将原来在主板上的终结电阻集成到片内，有助于提高高频下的信号质量，并降低主板成本；频率从400MHz起跳，紧接着就会达到533MHz；为减少阻抗与连线长度，改用BGA封装；今后从1GB开始，还将采用8存储体阵列；将融入CAS、OCD、：DDT等新性能指标中断指令，提升内存带宽的利用率，可实现800MHz、带宽6.4GB／s，采用双通道带宽可飙升到12.8GB／s。各内存厂商都在发展512MB高密度DDR400与DDRⅡ芯片，DDRⅡ凭借其优异的性能极有可能在2022年蓄热猛发。DDRⅢ更是在DDRⅡ基础上的翻倍发展，预计将会在2022年推出。

从DDR替代SDRAM的情况看，内存芯片更新换代的直接原因是CPU与主板北桥芯片的数据交换量受影响所致，Rambus公司的XDR技术期望能从DDR向DDRⅡ过渡的动荡局面中受益，三星和东芝公司的快循环SDRAM以及英飞凌与美光公司的减少延迟SDRAM也值得关注，技术优势并不代表一切，还须接受应用、品质、成本、供求平衡等的市场考验。

DRAM正朝高密度、大容量、低功耗、高性能等方向发展，PC曾经成就了其辉煌，例如，PC的主存储器、图像存储器和外设存储器，2022年这一领域的应用约占40％，目前其应用和市场则以PC为主逐渐走向分散化的后PC时代，表3示出DRAM市场分布，尤其是移动通信很可能成为特定应用DRAM浪潮的推动力，新一代手机将采用大容量、低功耗的DRAM，预计2022年将达到20亿块，占整个DRAM市场的28％。今后几年内，其他诸如数字电视、数字卫星机顶盒、DVD、刻录机等消费电子产品对DRAM的需求也将快速增长，由此推动DRAM多元化可持续发展。表4示出美国半导体行业协会SIA对这类产品增长预测，2022年DRAM市场规模达155亿美元，同比增长33％，市场发展的关键动力是DDR供货猛增，成为当年增长快的主要半导体产品之一。

表5示出iSuppli报道的目前DRAM市场的供应商，大厂商的市场占有率极高，三星、美光、英飞凌、现代等厂商同时生产DRAM和内存模块(内存条)，三星的新型DDR400有256MB、512MB、1GB等三种，1GB的SO-DIMM在一个STSOP轻型封装中含有多枚512MB的DDR芯片，可用于笔记本电脑，批量生产符合JEDEC标准的256MB图像：DDRⅡ，采用多项先进技术与144焊球FBGA封装，性能提高50％，可支持超高密度512MB图形内存。美光采用0.11μm工艺，研制出用于图像处理及高速网络的业界首款图像GDDR3已交付使用，美光512MBDDR400可提高双通道系统的系统存储密度。中国台湾的威盛电子推出P4平台双信道DDR芯片组，茂矽以0.13μm工艺量产256MBDDRⅡ系列产品，华邦DDR400与DDR333出货比例相当，力晶采用0.13μm功工艺月产1.5万晶圆片DRAM。此外，金斯顿、胜创、金邦、海盗、宇瞻等封装及内存条厂商也推出DDR400内存模块。

内部存储器、微芯片、逻辑电路是半导体业撒播三大产品的主格局，在整个行业中所占比重为67％～69％。从表5可知，DRAM的主战场在韩国，三星和现代两公司占45.3％的市场份额，而且三星发挥大投入大产出优势，连续11年位居排行榜首。美光、英飞凌实力雄厚，仍能独领风骚，中国台湾4家厂商的发展实力值得关注，尔必达(日本电气与日立合资的Elpida)、三菱、东芝势单力薄，日本当年DRAM霸主风范荡然无存。综观DRAM供货商的发展路线，已从美国、日本向韩国、中国转移，中国大陆在DRAM领域的产业潜力很大，可能在3-5年内超过台湾。

3DRAM封装技术趋势DRAM封装技术几经变迁，从双列直插封装DIP、J型引脚小外形封装SOJ、薄型小尺寸封装TSOP、底部引线塑料封装BLP、焊球阵列封装BGA(F-BGA、W-BGA)发展到芯片级封装CSP、堆叠封装等高性能封装时代，表6示出部分DRAM封装对比。在成本允许的条件下，采用先进的封装技术提升DRAM性能，适应新一代高频、高速、大容量内存芯片的封装需求。

DIP流行于上世纪七十年代，多采用塑料或陶瓷作为封装材料，适合当时印制电路板PCB的穿孔安装，易于PCB布线，但占用面积大，电气性能欠佳，无法提供足够多的管脚数。在DIP基础上开发出的SOJ，其管脚形状向内弯曲、尺寸较小、排列紧密，可拥有更多的管脚，直接焊嵌在PCB表面。它在早期72线快页式内存FPM和扩充数据输出内存EDO时颇为流行，跨入SDRAM时代后，很快被更为理想的TSOP取代。八十年代出现的第二代内存封装技术以TSOP为代表，可分为TSOPI和TSOPⅡ，前者引脚置于较窄的两侧，而后者的引脚则置于较宽的两侧，甚至可以在内存芯片的周围做出引脚，目前大多数SDRAM和DDR芯片都采用TSOPⅡ封装，通常简称为TSOP，理论上的引脚数量可多达304根。TSOP的特点是适合在PCB表面安装布线，外形尺寸和寄生参数减小，可靠性好，可在较高频率下应用。BLP的英文全称为BottomLeadedPlastic，其芯片与封装之比大于1：1.1，封装高度和面积较小，应用不多。进入九十年代，BGA随微电子技术发展被开发出来，其特点是器件与PCB之间的互连引脚改到底部用合金焊料或有机导电树脂制作的球形凸点方式引出，容易获得超过600根引脚的封装体，引脚间距也比TSOP大，芯片组装时的难度大大降低，电气性能优良，信号传输延迟很小，芯片面积与封装面积颇为接近，体积仅为TSOP的1／3，散热传导效率高。虽然BGA技术上全面优于TSOP，但TSOP已经能够满足多数SDRAM和DDR要求，TSOP先人为主，内存芯片厂商缺乏升级封装技术的发展动力，加上更先进的CSP引起重视，BGA没有在DRAM中广泛被采用，目前这种封装只在极个别品牌上虚用。

CSP性能较，BGA又有更大的提升，在内存芯片DRDRAM中获得应用，正逐渐发展到DDR上，拥有众多TSOP和BGA无法比拟的特征，将成为高性能内存芯片封装的主流，并被视为未来内存芯片的封装形式。CSP的主要结构有内芯芯片、互连层、焊球(或凸点、焊柱)、保护层等几大部分，互连层是通过载带自动焊接或引线键合、倒装芯片等方法，来实现芯片与焊球之间的内部连接，是CSP关键组成部分。目前有多种符合CSP定义的封装结构形式。CSP的芯片面积与封装面积之比与1：1的理想状况非常接近，尺寸为32mm2，相当于BGA的1／3和TSOP的1／6，即CSP可将内存容量提高3～6倍之多。测试结果显示，CSP可使芯片88.4％的工作热量传导至PCB，热阻为35℃·w-1，而TSOP仅能传导总热量的71.3％，热阻为40℃·w-1。CSP所采用的中心球形引脚形式能有效地缩短信号的传导距离，信号衰减也随之减少，芯片的抗干扰、抗噪性能更强，存取时间比BGA改善15％～20％，完适应DDRⅡ，DRDRAM等超高频率内存芯片的实际需要。而且，CSP可容易地制造出超过1000根信号引脚数，哪怕再复杂的内存芯片都能封装，在引脚数相同的情况下，CSP的组装远比BGA容易。CSP还可进行全面老化、筛选、测试，且操作、修整方便，能获得真正的KGD芯片。不少国际内存厂商都表示：自DDR333开始，要提高内存的良品率，必须采用CSP技术。一些内存厂商已推出采用CSP的内存模块，CSP在存储器方面的应用将加快，预测其年增长幅度高达54.9％。

堆叠封装技术有的称其为系统级封装SiP，这是一种对两个以上芯片(片芯、籽芯)、封装器件或电路卡进行机械和电气组装的方法，在有限的空间内成倍提高存储器容量，或实现电子设计功能，解决空间、互连受限问题。堆叠封装分为定制堆叠和标准商业堆叠两大类型。前者通过芯片层次工艺高密度化，其设计和制造成本相对较高，一个定制堆叠DRAM方案的成本约为每GB存储器1.5～5万美元；后者采用板卡堆叠、柔性电路连接器联接、封装后堆叠、芯片堆叠式封装等方式，其成本只比采用单芯片封装器件的存储器模块贵平均15%～20%。芯片堆叠式封装的成本效率，在一个封装内有2-5层芯片堆叠，从而能在封装面积不变的前提下，有效利用立体空间提高存储容量，主要用于DRAM、闪存和SRAM。另外，通过堆叠TSOP可分别节约50％或77％的板级面积。在两层堆叠时，其封装高度仍可满足．JEDEC对于存储器模块高度的要求，利用现有存储器芯片技术，获得更高的存储密度，并将叠置在PCB上的信号走线长度大大缩短。塔式堆叠封装技术利用目前高密度256MBSDRAM或DDR芯片，以同样的尺寸获得512MB的密度，采用一条表面安装生产线每月即可生产100万件堆叠器件。薄型小尺寸Web服务器以及高端服务器和工作站、网络、电信的应用需求，推动堆叠封装技术持续发展。典型的路由器或电信网关需要的DRAM容量已经从每存储器通道128MB发展到512MB和1GB，需要在尽可能小的空间内保证的系统存储器可用性。新的增强操作系统对大量DRAM的需求，也意味着1GHz加高速多处理系统可更好地采用高速、大容量存储器来满足CPU速度。

4DRAM内存模块动态

在实际应用中，写入DRAM的数据信息难以维持较长时间，即使不断电也需要每隔数十毫秒的周期性电源补充刷新，构成主存储器时的外部电路较复杂，采用一小片条形内存模块来解决DRAM的不足，装在主板插槽上进行数据交换。

内存模块主要由多层PCB、内存颗粒(已封装内存芯片器件)、串联内存检测芯片SPD、电阻与电容器元件、触点等几部分整合组装而成，根据模块容量与内存颗粒密度类型确定内存颗粒数量，表7示出这两者不同的容量单位，其换算方法为1MB=8Mbit。精密级内存模块采用低干扰6层PCB和A级的DRAM