第5章逻辑门与组合逻辑电路

第5章逻辑门与组合逻辑电路第一页，共71页。第5章逻辑门与组合逻辑电路5.1基本逻辑门电路5.2组合逻辑电路的分析与设计5.3常用的组合逻辑电路器件第二页，共71页。门电路是构成组合逻辑电路的基本单元，学习中注意理解各种基本逻辑门的工作原理和逻辑功能；熟悉组合逻辑电路的几种描述方法；掌握组合逻辑电路的分析步骤和方法；了解各类常用的中规模集成逻辑部件的功能、工作原理及应用。

学习目的与要求第三页，共71页。5.1

基本逻辑门电路1.基本逻辑门最基本的逻辑关系只有三种，就是第4章向大家介绍的与逻辑、或逻辑和非逻辑。能够实现上述逻辑关系的基本逻辑门相应为与门、或门和非门。

（1）“与”门当门电路用二极管、晶体管和电阻等分立元件构成时，称为分立元件门电路。目前电子工业的飞速发展和集成电路的日新月异，分立元件门电路几乎都被集成门电路所取代。但是，为了更好地理解和掌握基本逻辑门电路的工作原理和逻辑功能，我们仍用分立元件的门电路剖析基本逻辑门的电路组成及逻辑功能。

第四页，共71页。D1AD2B＋UCCRF“与”门电路一个“与”门的输入端至少为两个，输出端只有一个。①输入中只要有一个为低电平0时，该低电平二极管就会迅速导通，输出F将被钳位到低电平0；其余为高电平的输入端，其端子上串接的二极管呈截止态。②输入全部为高电平3V时，输入端上串接的二极管同时导通，输出F被钳位在高电平“1”。“与”门逻辑电路图符号F

&AB注意：分析过程中与门电路输入端上串接的二极管，都是按理想二极管处理的，即导通后管压降为0V(实际硅管0.7V，锗管0.3V)。0V3V0.3V反偏截止！3V3V3V第五页，共71页。（2）“或”门D1AD2B－UCCRF“或”门电路一个“或”门的输入端也是至少为两个，其输出端只有一个。①输入中只要有一个为高电平3V时，串接其上的二极管则迅速导通，输出F将被钳位到高电平1；其余为低电平的输入端，其端子上串接的二极管呈截止态。②输入全部为低电平0时，输入端上串接的二极管同时导通，输出F被钳位在低电平“0”。“或”门逻辑电路图符号F

≥1AB注意：电路中二极管的极性画法和与门电路的区别，所有管子都是按照理想二极管处理的。3V0V3V反偏截止！0V0V0.3V第六页，共71页。（3）“非”门VTRC－UBB+UCCRB1RB2AF“非”门电路

输入变量A为高电平3V时，三极管饱和导通，ICRC≈+UCC，因此输出F为低电平0.3V；

当输入变量A为低电平0V时，三极管截止，输出F≈+UCC，显然为高电平+UCC。3V0.3V饱和导通0V+UCC截止不通由图可看出，一个“非”门的输入端只有一个，输出端也只有一个。“非”门逻辑路图符号F

1A非符号第七页，共71页。2.

复合门电路(1)“与非”门显然，与非门电路的逻辑功能为：有0出1；全1出0与非门真值表F

&AB

1F一个与门和一个非门构成与非门F

&AB与非门的逻辑电路图符号BAF001101011110与非门的逻辑函数式为

为提高二极管和晶体管的应用范围，常把与门、或门和非门按照一定形式组合起来，构成各种复合门电路。与门非门第八页，共71页。（2）“或非”门显然，或非门电路的逻辑功能为：有1出0；全0出1或非门真值表F

≥1AB

1F一个或门和一个非门构成或非门或门非门F

≥1AB或非门的逻辑电路图符号BAF001100010110或非门的逻辑函数式为：第九页，共71页。(3)“与或非”门逻辑功能：与门中只要有1个输出为1，F即为0；两个与门输出均为0时，F全为1。F1

& AB两个与门、一个或门和一个非门构成与或非门与门非门与或非门的逻辑电路图符号F2

& CD与门或门

&

ABF

≥1

&

CDF3

≥1

1F或非门的逻辑函数式为：第十页，共71页。(4)“异或”门F

=1AB异或门图符号F

=1AB异或门是一个只有两输入、一输出的逻辑门电路。由异或门真值表可看出，其逻辑功能可描述为：相同出0，相异出1。同或门图符号显然，同或门是异或门的非。其逻辑功能：相同出1，相异出0。异或门真值表BAF000101011110(5)“同或”门同或门真值表BAF001100010111异或门逻辑式同或门逻辑表达式A

☉

B第十一页，共71页。3.集成门电路分立元件构成的门电路，不但元件多体积大，而且连线和焊点也太多，因而造成电路的可靠性较差。随着电子技术的飞速发展及集成工艺的规模化生产，目前分立元件门电路已经被集成门电路所替代。采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路，这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比，不但体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜，十分方便于安装和调试。按导电类型和开关元件的不同，集成门电路可分为双极型集成逻辑门和单极型集成逻辑门两大类。第十二页，共71页。（1）TTL集成逻辑门逻辑电路的输入端和输出端都采用了半导体晶体管，称之为Transistor-Transistor-Logic(晶体管-晶体管-逻辑电路)，简称为TTL，TTL集成逻辑门是目前应用最广泛的集成电路。3.6V0.3VR4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(UO)(Ui)1)TTL与非门输入级中间级输出级TTL与非门内部电路组成结构图第十三页，共71页。R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(U0)(Ui)

输入级由多发射极晶体管VT1和电阻R1组成。所谓多发射极晶体管，可看作由多个晶体管的集电极和基极分别并接在一起，而发射极作为逻辑门的输入端。多个发射极的发射结可看作是多个钳位二极管，其作用是限制输入端可能出现的负极性干扰脉冲。VTl的引入，不但加快了晶体管VT2储存电荷的消散，提高了TTL与非门的工作速度，而且还实现了“与”逻辑的作用。第十四页，共71页。

中间级由电阻R2，R3和三极管VT2组成。中间级又称为倒相极，其作用是从VT2的集电极和发射极同时输出两个相位相反的信号，作为输出极三极管VT3和VT5的驱动信号，同时控制输出级的VT4、VT5管工作在截然相反的两个状态，以满足输出级互补工作的要求。三极管VT2还可将前级电流放大以供给VT5足够的基极电流。R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(U0)(Ui)第十五页，共71页。输出级由晶体管VT3、VT4和VT5，电阻R4和R5组成推拉式的互补输出电路。VT5导通时VT4截止，VT5截止时VT4导通。由于采用了推挽输出(又称图腾输出)，该电路不仅增强了带负载能力，还提高了工作速度。R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(U0)(Ui)第十六页，共71页。R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(U0)(Ui)工作原理①输入端至少有一个为低电平时的工作情况：0.3V3.6V3.6V3.6V0.3V低电平对应的PN结导通，VT1的基极电位被固定在0.3+0.7=1V上。1V1.4V5V显然VT1的集电结反偏，导致VT2、VT5截止。VT2截止时的集电极电位：V2C≈UCC=5V深度饱和VT2管集电极+5V的电位足以使VT3、VT4导通并处于深度饱和状态。因R2和IB3都很小，均可忽略不计，所以与非门输出端F点的电位：VF＝UCC－IB3R2－UBE3－UBE4≈5－0－0.7－0.7≈3.6V3.6V实现了有0出1的与非功能第十七页，共71页。R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(Uo)(Ui)②输入端全部为高电平时的工作情况：3.6V3.6V3.6V3.6V0.3V由“地”经VT5、VT2管的发射结,VT1管集电极电位为1.4V，经VT1集电结，VB1=2.1V。2.1V1.4V显然VT1处于倒置工作状态，此时集电结做为发射结使用。倒置情况下，VT1可向VT2基极提供较大电流。深度饱和VT2管深度饱和后，其发射极电流在电阻R3上产生的压降又为VT5管提供足够的基极电流使VT5管饱和导通，从而使与非门输出F点的电位等于VT5管的饱和输出典型值：F=0.3V0.3V实现了全1出0的与非功能深度饱和第十八页，共71页。②

UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载接380欧的等效电阻时，输出端的电压值。典型值0.3VTTL与非门的外特性和主要参数UOHUILUOLUIHABCDEuo/Vui/V1231234TTL与非门参数的测试要在一定条件下进行，一般要遵守的原则有：不用的输入端应悬空(悬空端子为高电平“1”)；输出高电平时不带负载；输出低电平时输出端应接规定的灌电流负载；输出高电平时输出端应接规定的拉电流负载。TTL与非门外特性TTL与非门主要参数输出高电平①UOH是被测TTL与非门一个输入端接地、其余输入端开路时的输出端电压值。典型值3.6V③关门电平UOFF：输出为0.9UOH时，所对应的输入电压称为关门电平UOFF。典型值为1V④开门电平UON：输出为0.35V时，所对应的输入电压称为开门电平UON。典型值为1.4V

。其余参看课本。UON输出低电平UOFF关门电平开门电平第十九页，共71页。2）集成OC门把普通TTL与非门中的VT3、VT4管去掉，让VT5管的集电极开路，即可构成集电极开路的“与非”门——OC门。R5VT3VT4R4R1ABCR2+5VVT1VT2R3VT5F(U0)(Ui)RC+UCOC门在使用时要外接一个电源UC和一个电阻RCOC门的特点是输出门VT5的集电极开路。第二十页，共71页。R1ABR2+5VVT1VT2R3VT5FRC+UC当OC门输入全为高时，VT2和VT5导通饱和，输出F为低电平0.3V0.3VOC门输入有一个为低时，VT2、VT5截止，输出F为高电平UC

UC

OC门同样可实现与非功能OC门的逻辑电路图符号ABF&OC门可实现“线与”逻辑ABF1&CDF2&F“线与”逻辑功能RC＋UC可实现“与或非”逻辑运算第二十一页，共71页。利用OC门使输出转换为12V的电路。上述分析可知，OC门具有“线与”功能，并且在线与的过程中实现了输出对输入的与或非逻辑运算。OC门还可用于数字系统接口部分的电平转换。例如：ABF&RC＋12V利用OC门驱动指示灯、继电器等。ABF&＋UC第二十二页，共71页。3）三态门（TSL门）三态门与普通TTL与非门相比，只是多出了一个电阻和两个二极管。三态门控制端EN=1时，二极管VD2截止，相当于控制端放弃控制权，此时三态门相当于一个普通与非门，输出由输入端A、B决定。三态门电路分析三态门控制端EN=0(有效态)时，控制端行使控制权，此时VT1饱和，其基极电位约为1V，使VT2、VT5截止，同时VD2导通使VT3、VT4也截止。这时从外往输入端看进去，电路呈现高阻态。由于电路在EN=1时输出有高、低电平两种状态；在EN=0时输出为高阻态，共呈三种状态，因此称为三态门。VD2R5VT3VT4R4R1ABR2+UCCVT1VT2R3VT5FENRVD1第二十三页，共71页。三态门真值表BAF011101011110EN1110×高阻态0×三态门逻辑图符号ABE/DFEN&利用三态门可以实现总线结构图示为三态门总线结构图。用一根总线轮流传送几个不同的数据或控制信号时，让连接在总线上的所有三态门控制端轮流处于高电平，任何时间只能有一个三态门处工作状态，其余三态门均为高阻状态。这样，总线将轮流接受来自各个三三态门的输出信号。这种利用总线来传送数据或信号的方法广泛应用于计算机技术中。总线（BUS）D1&EN……&EN&END2DnE/DnE/D1E/D2L1L2Ln第二十四页，共71页。两种常用的TTL与非门集成电路芯片管脚排列图(a)74LS00与非门芯片管脚排列图

电源

1234567

&

&

&

&

1413

12

11

10

9

8

地

&

&

1234567

14

13

12

11

10

9

8

电源

地(b)74LS20与非门芯片管脚排列图型号中74是指标准型系列TTL芯片；L指低功耗；S表示肖特基。其中74LS00中包含四个2输入的与非门；74LS20包括两个4输入的与非门。芯片中的电源线和“地”线均为公用。第二十五页，共71页。

④具有图腾结构的几个TTL与非门输出端不能并联；输出高电平UOH(3.6V)、输出低电平

UOL(0.3V)，关门电平UOFF(1V)，开门电平UON(1.4V)，输入高电平噪声容限UNL=UOFF－UIL，输入低电平电流IIL(1.4mA)，扇出系数NO(NO越大带负载能力越强)等。使用TTL与非门芯片时需注意事项

①不用的管脚可以悬空，不可以接地；②不用的管脚可以接高电平，不可以接低电平；⑤输出端接容性负载时，应接大电阻(≥2.7k)限流；

③几个输入端引脚可以并联连接；

⑥TTL集成电路的电源电压应满足±5V要求，输入信号电平应在0~5V之间。注意TTL与非门的主要参数？

⑦用45W以下电铬铁焊接，最好用中性焊剂，设备应良好接地。第二十六页，共71页。（2）CMOS集成电路1）CMOS反相器UDDuiuoVT1VT2PMOSNMOS工作原理

如果要使电路中的绝缘栅型场效应管形成导电沟道，VT1的栅源电压必须大于开启电压的值，VT2的栅源电压必须低于开启电压的值，所以，电源电压UDD必须大于两管开启电压的绝对值之和。①ui＝0V时，VT1截止，VT2导通。输出电压uo＝UDD，高电平；②ui＝UDD时，VT1导通，VT2截止。输出电压uo＝0V，低电平。载管为P沟道增强型MOS管，两管的漏极接在一起作为电路的输出端，两管的栅极接在一起作为电路的输入端，VT1、VT2源极与其衬底相连，一个接地，一个接电源。VT1工作管为N沟道增强型MOS管，VT2负实现了见0出1、见1出0的非门功能！第二十七页，共71页。2）CMOS传输门uouiUDDVTPVTNCPCP工作原理

设高电平为10V，低电平为0V，电源电压为10V。开启电压为3V。①在CP＝“1”时，若输入电压为0V~7V，则VTN管的栅源电压不低于3V，因此VTN管导通；若输入电压为3V~10V，则VTP管导通。即在输入电压为0V~10V的范围内，至少有一个管子是导通的，即uo=ui。此时传输门相当于接通的模拟开关。②当CP=“0”时，无论输入电压ui在0~10V之间如何变化，栅极和源极之间的电压都无法满足管子导通沟道产生的条件，因此两管都截止，输入信号不能传输到输出端，称传输门关断。此时相当于模拟开关断开。传输门在数字电路中起开关作用，所以也称作模拟开关。第二十八页，共71页。CMOS集成电路的特点及使用注意事项⑧CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。

①CMOS电路的工作速度比TTL电路低；

②CMOS电路的带负载能力比TTL电路差；④CMOS电路的抗干扰能力强；③CMOS电路的集成度比TTL电路的集成度高；注意

⑤CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。⑥CMOS电路的电源电压允许范围较大，约在3~18V；⑦CMOS电路适合于特殊环境下工作；CMOS集成电路虽然出现较晚，但发展很快，更便于向大规模集成电路发展。其主要缺点是工作速度较低。第二十九页，共71页。①一般TTL门电路的电源电压应满足5V±0.5V的要求；CMOS门电路的电源电压应在规定的电压范围（3～15）V内选定。②输入信号，TTL门应在0～5V之间；CMOS门应在UDD～USS之间。③具有图腾柱结构的TTL门输出端，不许并联使用。同一芯片上的CMOS门，在输入相同时，输出端可以并联使用（目的是增大驱动能力。④焊接时应选用45W以下的电烙铁，最好用中性焊剂，所用设备应接地良好。CMOS电路应在静电屏蔽下运输和存放。⑤电路的输出端接容性负载时，应在电容之前接限流电阻，避免出现在开机的瞬间，较大的冲击电流烧坏电路。⑥TTL门输入端口为“与”逻辑关系时，多余的输入端可以悬空（但不能带开路长线）、接高电平、并接到一个已被使用的输入端上等。TTL门输入端口为“或”逻辑关系时，多余的输入端可以接低电平、接地、并接到一个已被使用的输入端上等。1、一般使用规则门电路使用注意事项第三十页，共71页。两种不同类型的集成电路相互连接，驱动门必须为负载门提供符合要求的高低电平和足够的输入电流，满足下列条件：1、驱动门的UOH（前级）≥负载门的UIH（后级）；2、驱动门的UOL（前级）≤负载门的UIL（后级）；4、驱动门的IOL（前级）≥负载门的n×IIL（后级总)。3、驱动门的IOH（前级）≥负载门的n×IIH（后级总)；TTL电路驱动CMOS电路原理图TTL门&R＋5VCMOS门&&Δ&CMOS门TTL门CC74HC50专用CMOS—TTL电平转换器UDD＋UCCCMOS电路驱动TTL电路原理图2、TTL门与CMOS门之间的互连第三十一页，共71页。F=ABC是三输入的与门；G是非门(略)。

TTL门的逻辑高电平约为3.6V；低电平约为0.3V。CMOS门的逻辑高电平约为5~10V,低电平约为0~0.4V.使用时特别要注意CMOS门芯片不用的输入端不能悬空！其他注意事项可参看课本。TTL门和CMOS门的逻辑高电平和逻辑低电平大约为多少？使用时两类门各要注意些什么？两个TTL与非门的输出端可以直接连接吗？为什么？三态门与普通TTL与非门相比有什么不同？三态门主要应用于什么场合？

普通与非门只有高电平和低电平两种状态，三态门除了这两种状态还有高阻态。三态门主要应用于总线传送，它可进行单向数据传送，也可以进行双向数据传送。

不能直接相连！因为当输出端连在一起时，若各门的输出电平不同，则会有一个很大的电流由输出为高电平的门流向输出为低电平的门，从而将门电路烧毁。逻辑函数F=ABC和G=A各为何门？画出它们的逻辑图符号和写出其真值表.问题与讨论第三十二页，共71页。CMOS传输门的主要用途是什么？

基本的逻辑运算有哪些？同或门和异或门的功能是什么？二者的联系？试述图腾结构的TTL与非门和OC门、三态门的主要区别是什么

？你能说出课本中复合门的种类和功能吗？思考与问题你会做吗？第三十三页，共71页。5.2

组合逻辑电路的分析与设计根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路逻辑功能的过程叫做组合逻辑电路的分析。组合逻辑电路的一般分析步骤为：①根据已知逻辑电路图用逐级递推法写出对应的逻辑函数表达式；②用公式法或卡诺图法对的写出的逻辑函数式进行化简，得到最简逻辑表达式；③根据最简逻辑表达式，列出相应的逻辑电路真值表；④根据真值表找出电路可实现的逻辑功能并加以说明，以理解电路的作用。

1.组合逻辑电路的分析第三十四页，共71页。已知逻辑图写出逻辑式运用逻辑代数化简或变换列出逻辑真值表指出逻辑功能分析下图所示组合电路的功能。例FAB&&&&

1

已知逻辑电路图

2相应逻辑表达式根据逻辑图写出相应逻辑式第三十五页，共71页。

3化简逻辑式BAF000101011110

4列出真值表

由真值表可看出：输入AB相同时，输出为0；输入AB相异时，输出为1。显然，这是一个异或门电路，具有异或功能。

5指出逻辑功能应用代数法化简逻辑函数式…应用了反演律…还是应用了反演律…应用了分配律…应用了吸收律，得到最简形式。第三十六页，共71页。化简

2

3

4

5

1

当输入A、B、C中有2个或2个以上为1时，输出F就为1，否则输出F为0。若输入是裁判，输出是裁定结果，显然该电路是一个多数表决器。例分析下图所示组合电路的功能。应用了反演律写出逻辑真值表由真值表数据分析第三十七页，共71页。例分析下图所示组合电路的功能。

1

2

3应用了反演律应用了吸收律由最简式可直接看出：电路输出只与输入AB有关，且具有与非功能。步骤4可省略！

第三十八页，共71页。ABC0001011110111111AB由最简逻辑函数式可知，电路的输出F只与输入A、B有关，而与输入变量C无关，且F和A、B的逻辑关系为：有0出1，全1出0，即具有对AB的与非功能！也可应用卡诺图对该函数式进行化简：用卡诺图化简之前应找出该逻辑函数具有的所有最小项：用卡诺图化简：第三十九页，共71页。1.分析下图所示逻辑电路的功能：AB1&

F≥11&2.分析下图所示逻辑电路的功能。ABF≥1≥1≥1≥1同或功能同或功能第四十页，共71页。2.组合逻辑电路的设计根据给定的逻辑功能，画出实现该功能逻辑电路的过程称为组合逻辑电路的设计。用与非门设计一个交通报警控制电路。交通信号灯有黄、绿、红3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。要求用与非门组成电路。设计设黄、绿、红三灯分别用输入变量A、B、C表示，灯亮时为工作，取逻辑值“1”，灯灭时为不工作，取逻辑值“0”；输出报警信号用F表示，正常工作时F取逻辑“0”，出现故障时F取逻辑“1”。根据上述假设，我们可根据题目要求，首先把电路的功能真值表列写出来。

1

确定逻辑函数与变量关系例第四十一页，共71页。2列出相应真值表

3

列出逻辑函数式ABC00010111101111

4

得出最简式用卡诺图对上式进行化简：第四十二页，共71页。

AB

CF&

&

&

&

1

1

1

5

画出逻辑电路图

显然，组合逻辑电路的设计步骤为：①据题意确定输入、输出变量的逻辑形式；②列出相关真值表；③写出相应逻辑表达式；④化简逻辑式；⑤根据最简逻辑式画出逻辑电路图。应用非非定律对逻辑式变换，找出输出对输入的与非关系：对组合逻辑电路的设计问题，不作深入要求，学习者可根据需要自己进一步巩固提高。第四十三页，共71页。思考与问题1.分析图示电路的逻辑功能2.试设计一个三变量的判奇电路。≥1≥1=1&≥1&&CCBBFF1F2F3F4F5F6B和C的异或功能第四十四页，共71页。5.3常用的组合逻辑电路器件1.编码器把若干个0和1按一定规律编排起来的过程称为编码。通过编码获得的不同二进制数的组合称为代码。代码是机器能够识别的、用来表示某一对象或特定信息的数字符号。十进制编码或某种特定信息的编码难于用电路来实现，数字电路中通常采用二进制编码或二—十进制编码。二进制编码是将某种特定信息编成二进制代码的电路；二—十进制编码是将十进制的十个数码编成二进制代码的电路。能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为编码器。第四十五页，共71页。一位二进制代码有0和1两种，可以用来表示2个信息；两位二进制代码有四种组合，可以用来表示4种信息；而n位二进制代码有2n种组合，可以用来表示2n个信息。这种二进制编码在电路上较容易实现。（1）10线—4线优先编码器在数字系统中，当编码器同时有多个输入为有效时，常要求输出不但有意义，而且应按事先编排好的优先顺序输出，即要求编码器只对其中优先权最高的一个输入信号进行编码，具有此功能的编码器称为优先编码器。优先编码器电路中，允许同时输入两个以上的编码信号。只不过优先编码器在设计时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，优先编码器只对其中优先权最高的一个输入信号实行编码。第四十六页，共71页。74LS147编码器的管脚排列图及逻辑符号10线—4线优先编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有74LS147等。1234567

816151413121110974LS14774LS147优先编码器是一个16脚的集成芯片，其中15脚为空脚，I1~I9为信号输入端，A~D为输出端。输入和输出均为低电平有效。74LS147优先编码器的管脚排列图在优先编码器中，优先级别高的信号排斥优先级别低的信号，74LS147优先编码器中I9的优先级别最高，I1的优先级别最低，具有单方面排斥的特性。第四十七页，共71页。74LS147优先编码器真值表从真值表中可以看出，当无输入信号或输入信号中无低电平“0”时，输出端全部为高电平“1”；若输入端I9为“0”时，不论其它输入端是否有输入信号输入，输出为0110；再根据其它输入端的情况可以得出相应的输出代码。1111011001111000100110101011110011011110×××××××××××××××××0×××××××01××××××011×××××0111××××01111×××011111××0111111×01111111011111111

输出输入

第四十八页，共71页。74LS148优先编码器属于变量编码器，其输出位数为n时，输入端的数量为2n。下面以74LS148为例，介绍这类编码器的功能及应用。（2）8线—3线优先编码器74LS1481234567816151413121110974LS14874LS148的管脚排列图当使能输入端S＝１时，电路处于禁止编码状态，所有的输出端全部输出高电平“１”；当使能输入端S＝０时，电路处于正常编码状态，输出端的电平由I0~I7的输入信号而定。I7的优先级别最高，I0级别最低。管脚排列图中，I0~I7为输入信号端，Y0~Y2为输出端，S为使能输入端，OE为使能输出端，GS为片优先编码输出端。在表示输入、输出端的字母上，“非”号表示低电平有效。第四十九页，共71页。74LS148编码器真值表使能输出端OE＝０时，表示电路处于正常编码同时又无输入编码信号的状态。片优先编码输出端GS＝０时，表示电路处于正常编码且又有编码信号输入时的状态。11100101010101010101××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×011111101111111

1111110000010100111001011101111000000000输出输入I0I2I1I3I5I4I7I6SY2Y0OEGSY1第五十页，共71页。74LS148编码器的逻辑功能电路图&&&11111111由74LS148变量编码器功能电路图可看出：当某个输入低电平时，按优先级别，输出分别为000、001、010·······。

注意：输出也是低电平有效，不在线上的视为高电平“1”。000001010011100101110111第五十一页，共71页。74LS148变量编码器的扩展应用利用使能端的作用，可以用两块74LS148扩展为16线—4线优先编码器。当高位芯片的使能输入端为“0”时，允许对I8~I15编码，当高位芯片有编码信号输入时，OE为1，它控制低位芯片处于禁止状态；若当高位芯片无编码信号输入时，OE为0，低位芯片处于编码状态。高位芯片的GS端作为输出信号的高位端，输出信号的低三位由两块芯片的输出端对应位相“与”后得到。在有编码信号输入时，两块芯片只能有一块工作于编码状态，输出也是低电平有效，相“与”后就可以得到相应的编码输出信号。74LS14874LS148&Y0Y3Y2Y1OEGS&&&第五十二页，共71页。2.译码器译码和编码的过程相反。通过译码可将输入的二进制代码按编码时的原意译成对应的特定信息或十进制数码输出。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息，使其输出端具有某种特定的状态，并且在输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。按功能的不同译码器可分为通用变量译码器、代码变换译码器和显示译码器，本节主要介绍变量译码器和显示译码器的外部工作特性和应用。第五十三页，共71页。（1）变量译码器变量译码器的输入、输出端的数量关系是：当有n个输入端，就有2n个输出端。而每一个输出所代表的函数对应于n个输入变量的最小项。常见的变量译码器有3线—8线译码器74LS138，4线—16线译码器74LS154和带锁存的3线—8线译码器74LS131等。1234567816151413121110974LS138由74LS138芯片的管脚排列图可看出，它是一个有16个管脚的数字集成电路，除电源、“地”两个端子外，还有三个输入端A2、A1、A0，八个输出端Y0~Y7，三个使能端Ｇ1、G2A、G2B。第五十四页，共71页。74LS138变量译码器逻辑功能电路图&&&&&&&&111第五十五页，共71页。××××××000001010011100101110111

111

1

1

1

1

1

111

1

1

1

1

1

011

1

1

1

1

1

101

1

1

1

11

110

1

1

1

11

111

0

1

1

11

111

1

0

1

11

111

1

1

0

11

111

1

1

1

01

111

1

1

1

10

×10×1010101010101010输出输入G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y174LS138译码器真值表从真值表可看出，当输入使能端G1为低电平0时，无论其它输入端为何值，输出全部为高电平1；当输入使能端G2A和G2B中至少有一个为高电平1时，无论其它输入端为何值，输出全部为高电平1；当G1为高电平1、G2A和G2B同时为低电平0时，由A2、A1、A0决定输出端中输出低电平0的一个输出端，其它输出为高电平1。

第五十六页，共71页。用两片74LS138可以构成4线—16线译码器，连接方法如下图示:74LS138译码器的功能扩展74LS138（低位）A074LS138（高位）A1A2“1”A3A3、A2、A1、A0为扩展后电路的信号输入端，Y15~Y0为输出端。当输入信号最高位A3＝0时，高位芯片被禁止，Y15~Y8输出全部为“1”，低位芯片被选中，低电平“0”输出端由A2、A1、A0决定。A3＝1时，低位芯片被禁止，Y7~Y0输出全部为“1”，高位芯片被选中，低电平“0”输出端由A2、A1、A0决定。第五十七页，共71页。逻辑函数F＝AB＋BC＋AC的最小项为：用74LS138还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为最小项表达式时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。利用74LS138实现逻辑函数F＝AB＋BC＋AC

F＝∑m(1,2,3,4,5,6)构成的逻辑电路图74LS138译码器可实现逻辑函数CB“1”A74LS138&FABC0001011110111111例解第五十八页，共71页。（2）显示译码器

用来驱动各种显示器件，把用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观显示出来的电路称为显示译码器。数码显示管是常用的显示器件之一。数码管产品外形图1）数码显示器常用的数码显示管有半导体发光二极管构成的LED和液晶数码管LCD两类。数码管是用某些特殊的半导体材料分段式封装而成的显示译码器常见器件。半导体LED数码管的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光。第五十九页，共71页。单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体LED数码管，其管脚排列如图所示。

LED数码管将十进制数码分成七段，每一段都是一个发光二极管，七个发光二极管有共阴极和共阳极两种接法。前者某一段接高电平时发光，后者某一段接低电平时发光。管脚排列图

abcd

a

efgh

gedcbf共阴极七段LED管a

b

c

d

e

f

g

h

+UCC

a

b

c

d

e

f

g

h

共阳极七段LED管第六十页，共71页。半导体数码管在使用时每个管要串联约100Ω的限流电阻。常用的共阴极数码显示器真值表如下：第六十一页，共71页。2）七段显示译码器七段显示译码器是用来与数码管相配合、把二进制BCD码表示的数字信号转换为数码管所需的输入信号。常用的七段显示译码器型号有：74LS47、74LS48、CC4511等。CC451112345678161514131211109BI图示为集成显示译码器CC4511的管脚排列图。其中A2~A0为输入端；a~g为输出端，还有电源端和“地”端；其余为控制端。正常工作状态下，LT、BI需接高电平，LE锁定端应始终接低电平，均处无效态，在数据输入端A3、A2、A1、A0输入一组8421BCD码，在输出即可得到一组7位的二进制代码，代码组送入数码管，就可以显示与输入相对应的十进制数。第六十二页，共71页。CC4511功能真值表输入输出LEA3A2A1A0abcdefg显示字形010××××11111118100××××0000000消隐110000011111100110000101100001110001011011012110001111110013110010001100114110010110110115110011010111116110011111100007110100011111118110100111110119第六十三页，共71页。3、数值比较器在数字系统中，特别是在计算机中都需具有运算功能，而比