电工电子技术课后答案(收藏)

#/607图926所示电路的逻辑功能是：同或功能。8设计一个三变量判奇电路。（1） 写出相应真值表（略）（2） 写同逻辑函数式，并化简：（3） 逻辑电路略。ABC9.3常用的组合逻辑电路器件203页检验题解答：1把若干个0和1按一定规律编排起来的过程称为编码。当编码器同时有多个输入为有效时，常要求输出不但有意义，而且应按事先编排好的优先顺序输出，只对其中优先权最高的一一,个输入信号进行编码,具有此功能的编码器称为优先编码器。2译码器的输入量是二进制，输出量是人们熟悉的某个特定信息。其它略。3常用的集成比较器有74LS85（4位数值比较器），74LS521（8位数值比较器）等。采用两个74LS85芯片级联，可构成八位数值比较器。这种串联连接的扩展方法结构简单，但运算速度低。74LS85也可采用并联扩展两级比较法。并联扩展各组的比较是并行进行的，因此运算速度比级联扩展快。4数据选择器能实现的功能有根据需要将其中任意一路挑选出来的电路，也叫做多路开关。集成数据选择器74LS153中？D〜D是输入的四路信号；AA是地址选择控制。端。3015数据选择器的输出端Y可以是四路输入数据中的任意一路，由选择控制信号AA来控10制。10节后检验题解析216页检验题解答：1电位触发方式的钟控RS触发器，在时钟脉冲CP=1期间，若输入端R或S发生多次变化，输出将随着输入而相应发生多次翻转，这种现象称为“空翻”。“空翻”情况下一般无法确切地判断触发器的状态，由此造成触发器工作的不可靠。为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。“不定”态指触发器本该保持互非状态的两个输出端子，互非情况被破坏的现象。2RS触发器具有“置0置1保持”三种功能，还分别存在一种禁止态;JK触发器具有“置0置1保持和翻转”四种功能；D触发器具有“置0和置1”两种功能；T触发器的功能是“保持和翻转”两种功能；T，触发器的只有“翻转”一—种功能。3JK触发器的状态方程为：「--，真，丄七V1K1-711一Z> Qn€1=JQn+KQn值表和状态图略。 Q QQ4D触发器的状态方程为： ，真值表和状态图略。 Qn€15逻辑图输入端子有圆圈的表示低电平触发，输出端子有圆圈的表示“非”；不带三角符号的表示电位触发方式，带三角符号的表示边沿触发方式；带三角符号及圆圈的表示下降沿触发，有三角符号不带圆圈的表示上升沿触发。225页检验题解答：1若时序逻辑电路中各位触发器共用一个时钟脉冲CP触发，为同步时序逻辑电路；若各位触发器的CP脉冲端子不同，就是异步时序逻辑电路。时序逻辑电路除CP端子外还有其它输入信号时，为米莱型时序逻辑电路，若时序逻辑电路除了触发器没有其它单元时，称为莫尔型时序逻辑电路。2时序逻辑电路中某计数器开机时出现的无效状态码，不用人工或其它设备的干预，这些无效码能够很快自行进入有效循环体，称为计数器的“自启动”能力。3CP"45-0-■C-Qf ①确定cwiPHUDDi项逻辑电路,，舞D，D丄山件输出方程，当所分析1幅据次态方程时钟方程或输出方程，填写状态转换真值表或状态转换图。④根据分析结果和转换直值表，得出时序逻辑电路的逻辑功能。230页检验题解答：1用JK触发器构成单向移位寄存器，主要是保持JK两个端幣互非状态，幕余部年类同D触发初R2QQc这样2电路呀由JK触发器构成的四位单向右移移位寄存器的进制数N与移位寄存器内的触发器个数相等。3相同位数的触发器n，移位寄存器构成的环形计数器有效循环数等于n，构成的扭环形为：时序方程路「还需要写出各位•发器的时钟方程。③根' -.- 一一、一…、一一.-天虹逻辑电路，，燮衅谨相应应的觥瓠避次态其属于异步时序逻辑电FF1FF1JFF1J鲍国徵设毒似须使输出端初始状态不能全为“1”或“0”FF1J计数器的有效循环数等于2n4数码寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次右移或左移，数据既可以并行输入并行输出，也可以串行输入串行输出，还可以并行输入串行输出，串行输入并行输出，使用分灵活，用途也很广。5并行输入指从各位触发器的输入端同时送数；串行输入只对1位触发器送数，然后依次移动传输这个数；并行输出指从各位触发器输出端同时读数；串行输出指由最末位触发器依次输出数据。234页检验题解答：1555定时器电路有TTL集成定时器和CMOS集成定时电路，其功能完全一样，不同之处是前者的驱动力大于后者。电路主要由分压器比较器，RS触发器MOS开关管和输出缓冲器等几个部分组成。其中电阻分压器由三个5KQ的电阻串联起来构成分压器，555定时器也因此而得名。电压比较器C和C是两个结构完全相同的高精度电压比较器。C2的反相输入端接基准电压，同相端TH称为高触发端。比较器C的同相输入端U接基准电压，反相输入端U2为低触发端_。基本RS触发器由两个或非门组成，R和ST两个输入端子均为高电平有效。放电开关管T是一个N沟道的CMOS管，其状态受端的控制，当为“0”时栅极电压为低电平，T截止；为1时栅极电压为高电平,T导通饱和。当放电管漏极D（管脚7）经一电阻R接电源U时，则放电管的输出同集成定时器CC7555的输出逻辑状态相同。两级反相器构成了555定时电路的输出缓冲器，用来提高输出电流以增强定时器的带负载能力。同时输出缓冲器还可隔离负载对定时器的影响。2由555定时器构成的施密特触发器可以把缓慢变化的输入波形变换成边沿陡峭的矩形波输出，主要用于波形变换和整形。其电路特点是：能够把变化非常缓慢的输入脉冲波形，整形成适合于数字电路需要的矩形脉冲，而且电路传输过程中具有回差特性。3555定时器中的两个电压比较器工作在开环状态下。11节后检验题解析244页检验题解答：1半导体存储器的主要类型有外存和内存。按其存储信息的功能又可分为随机存取存储器RAM和只读存储器ROM两大类。2随机存储器又称为读写存储器，它在计算机基本读写周期内可完成读或写数据的操作。随机存储器可以“随时”进行读写操作。但RAM必须保持供电，否则其保存的信息将消失。3内存的大小反映了实际装机存储器的容量，内存的最大容量是由系统地址总线决定的。4按工作方式的不同，RAM的存储单元可分为静态和动态两类，静态RAM的特点是在不断电的情况下，信息可以长时间保存。动态存储器的特点是存储的信息不能长时间保留，需要不断地刷新。5RAM位扩展的方法是将几片RAM的地址输入端读/写控制端都对应地并联在起）各位芯片的i/o端串联构成输出，位数即得到扩展，扩展后的总位数等于并联几片RAM位数之和。RAM的字扩展方法是把N个地址线并联连接,R/W控制线并联连接，片选信号分别接地址的高位或用译码器经过译码输出，分别接各位芯片的CS端。252页检验题解答：1所谓可编程，就是根据用户需要，使用专用的编程器现场写入信息，ROM的编程方式有固定ROM一次性可编程的PROM光可擦除可编程的EPROM和电可擦除可改写的E2PROM等。2可编程逻辑器件PLD根据阵列和输出结构的不同可分为PLAPAL和GAL等。其中可编程逻辑阵列PLA有一个“与”阵列构成的地址译码器，是一个非完全译码器，PLA中的与阵列和或阵列都可编程。可编程阵列逻辑PAL的存储单元体或阵列不可编程，地址译码器与阵列是用户可编程的。PAL运行速度较高，开发系统完善。GAL器件是从PAL发展过来的，可以借助编程器进行现场编程。GAL的特点是：与阵列可编程，或阵列固定。3典型可编程逻辑器件ROM中的地址译码器是一个与阵列，不可编程；存储编码阵列是或阵列，可编程。4可擦除可编程的EPROM的存储单元是在MOS管中置入浮置栅的方法实现的。5PAL器件通过对与逻辑阵列编程可以获得不同形式的组合逻辑函数。为实现时序逻辑电路的功能，有些型号的PAL器件中，除了设置有基本的与一或形式输出结构外，又设计制造了在或门和三态门之间加入D触发器，并且将D触发器的输出反馈回与阵列的PAL结构，从而使PAL的功能大大增加。12节后检验题解析261页检验题解答：1DAC的转换特性，就是指输出模拟量和输入数字量之间的转换关系：对于有权码？先将每位代码按其权的大小转换成相应的模拟量，然后相加,即可得到与数字量成正比的总模拟量，即输出模拟量与输入数字量成正比。当输入为n位二进制代码dd……dd时，输出对应的模拟电压（或电流）为：10u（或，），k或k）（d•2+d•2n-2+・•,+d•2i+d•2o）00uin—1 n-2 1 02由ui可得，该DAC电路的输入二—, U2n—1FSR进制数字量的位数应是：n=33DAC电路的绝对精度指输入端加给定数字量时，输出实际值与理论值之差。一般绝对精度应低于u/2。在满刻度范围内，偏离理想转换特性的最大值称为非线性误差。它与满刻度之比称为非线性度，常用百分比来表示。在输入变化后，输出值稳定到距最终输出量土u所需的时间，反映了DAC电路转换的速度。lsb4DAC0832由一个数据寄存器DAC寄存器和数模转换器三个部分组成。DAC0832采用了CMOS工艺制成的双列直插式单片8位数模转换器，是八位的电流输出型数模转换器。5R2R倒T形电阻网络的每个支路等效电阻均为2R。从基准电压源U中流出的电流每R经过一个节点，就产生1/2的电流流入电子开关，所以流入各电子开关的电流比例关系和二进制数各位的权相对应，流入运算放大器的电流和输入数码的值呈线性关系，从而实现了数/模的转换。另外，无论输入数字信号是0还是1,电子开关的右边均为0电位，所以电路在工作的过程中，流过电阻网络的电流大小始终不变。由于流过各支路的电流恒定不变，故在开关状态变化时，不需电流建立时间，而且在这种DAC转换器中又采用了高速电子开关，所以转换速度很高。267页检验题解答：1采样信号的频率必须至少为原信号中最高频率成分f的2倍。这是采样电路的基本imax法则，称为采样定理。采样保持电路的作用就为为了保证采样后的模拟信号U‘(t)能够基本i上真实地保留原始模拟信号u(t)的信息。i2ADC的量化分别采用了舍